Re: CPLD stale v tom plavu :-)

[j.Krajinka@seznam.cz]

Ale ano, a to cele se navenek bude jevit jako jedno hradlo realizujici funkci xor. Uvntr hradla v 74hc86 je take spousta tranzistoru a navenek to neresime. 
Kdyz to reknu jinak tak mi jde o: 
In1,In2 jsou fyzicke vstupy 
out1 fyzicky vystup z/do CPLD 
a funkce Out<=In1 xor In2
Otazkou je jaky nejkratsi puls se muze objevit na Out , tedy jaky nejmensi posuv In1 a In2 to dokaze registrovat:-)

Jirka


>Co se myslí pod pojmem vnitřní hradlo? Vždyť přece zvnějšku (na I/O
pinu) není nikdy vyvedeno jednotlivé hradlo, ale soustava hradel/logických bloků. Takže i když napíší IN1 <= not IN2, tak tam nebude jeden invertor, ale celá sada hradel a bloků. Nebo jsem něco přehlédl?

OH

j.Krajinka@seznam.cz napsal(a):
> S CPLD si hraju cca mesic teda, celkem tak 3-4 hodiny, ale rozprostreny v case 1 mesice, za tu dobu jsme uz narazil na tri veci na ktere CPLD nejsou vhodne. 
> Vyuziti vnitrniho hradla v obvodu hodin s krystalem.
>