Diplomovka na UREL VUT v Brne

[Daniel Valuch]

to VHDL som povedal na zaklade skusenosti ktoru mame, zo 100 uchadzacov 
ma v zivotopise cisto programovatelnu logiku a high speed 85, high speed 
znamena tak 10MHz. Dalsich 10ks tam ma digital a analog, ked sa spytas 
aby nakreslil neinvertujuci operacny zosilnovac 9 z nich povie ze nevie. 
No a zvysok su taki nezaradeni a obycajne nam ostane jeden clovek o 
ktoreho sa musime pretahovat s inymi sekciami :-)



Zdeněk lada wrote:
>
> Balu toto je velmi odvážné tvrzení.
>
> Někdo prostě dělá raději tu analogovou techniku a jednočipy a VHDL 
> půjde mimo něj celý život. Stejně tak se může dát například cestou 
> signálových procesorů a jazyka C. VHDL nemá tak široké uplatnění jako 
> jazyk C a inženýr je ve svém čase omezený, učí se hlavně to co bude 
> denně potřebovat(nebo si to častěji alespoň myslí).
>
> Zpracování již publikovaných článků je spíše téma bakalářské práce než 
> diplomky. A když budeme upřímní, stejně když člověk sežene práci, musí 
> se často naučit něco, čím se ve škole nezabýval nebo jen velmi 
> okrajově. Diplomka jej naučí vyhledávat informace, řešit náhlé 
> problémy a dotáhnout něco do konce. Postupovat jako konstruktér.
>
> (mimochodem, školu mu platí Český republika z našich daní, z toho 
> plyne že výsledek by měl být přínosný hlavně pro české občany o proto 
> musí být v jejich jazyce, nikdo nezakazuje kopii v jazyce anglickém)
>
> Zdeněk
>