nastavenie PLL u AT91SAM7S64

[nesvacil@posys.eu]

To co si pamatuji je zakazany krystal od 3 do 19MHz, pry nebezi FLASH v teto frekvenci (To je BUG). Taky to nekdo 
zkousel obejit nastartovat z RC oscilatoru a PLL nastavit na deleni a nasobeni napr 4 a 3.

Pote co se nastartuje FLASH na vetsi frekvenci nez 30 MHz, tak by se mel nastavit wait state pro pristup do FLASH. (To 
taky nekde nebylo v start up kodu.)

Jeste jeden BUG tam je, kdyz nekdo chce nizkou spotrebu, tak by se snad melo deaktivovat rozhrani JTAG ?


Na SAM portalu byl nejaky popis, ale nyni je nedostupny.
Ja tady mam cvicnou destisku, ale jeste jsem se k tomu nedostal ..., pokud nekde neco najde, tak prosim napiste, treba 
se k tomu o nejakem vikendu dostanu.

Jirka


Martin Moštěk napsal(a):
> Asi myslite toto :
> 
> According to http://www.atmel.com/dyn/resources/prod_documents/6209s.pdf 
> the core runs at 55MHz max. If it does run faster then maybe you need to 
> adjust the flash access parameters.
> 
> M.
> 
> nesvacil@posys.eu napsal(a):
>> Jen me napada, jestli z FLASH to muze jet na tak velke frekvenci ? Nekde 
>> jsem neco cetl ...
>> Jirka
>>
>> Daniel Valuch napsal(a):
>>> btw. vyslo mi toto, ale neviem ako to tam zadat :-)
>>> http://dvaluch.web.cern.ch/dvaluch/temp/clipboard01.png
>>>
>>>
>>> _______________________________________________
>>> HW-list mailing list  -  sponsored by www.HW.cz
>>> Hw-list@list.hw.cz
>>> http://list.hw.cz/mailman/listinfo/hw-list
>> _______________________________________________
>> HW-list mailing list  -  sponsored by www.HW.cz
>> Hw-list@list.hw.cz
>> http://list.hw.cz/mailman/listinfo/hw-list
>>
> 
> _______________________________________________
> HW-list mailing list  -  sponsored by www.HW.cz
> Hw-list@list.hw.cz
> http://list.hw.cz/mailman/listinfo/hw-list