Snimani tlacitek pro domaci automatizaci

[Jan Kral]

U me se ma situace tak, ze jeden konec tlacitka je uzemnen a druhy pripojeny primo na nohu procesoru a soucasne pres 10k odpor na 5V. Jak uz psal wek, kteremu podobna konfigurace chodi, tak tohle chodi uz 3,5 roku.
Protoze mam v planu to cele predelat, tak bych rad vcetne techto tlacitek, protoze tak nejak tusim, ze by pri teto konfiguraci mohl nastat nejaky prusvih viz Vami zminovane pripojeni/navrtani. Ted to mam tak, ze jeden modul s jednim procesorem obsluhuje 8 tlacitek. Myslel jsem, ze by klidne s pouzitim nejakeho CPLD mohl jeden procesor s podobnym mnozstvim vystupu/vstupu obslouzit vic. V teto chvili mam 32, 56 a 24 tlacitek stazenych do 3 ruznych rozvadecu.

Takze zkusim dat do plena k diskuzi navrh reseni, ktere by snad eliminovalo zminene pripadne potize pri pripojeni cehokoliv do rozvodu k tlacitkum -

jeden konec tlacitka pripojeny na zem, druhy pres odpor cca 10k k 12V zdroji a soucasne pres 100k na vstup cpld, ke ke vstupu do cpld odpor cca 75k k zemi. Je nejaky duvod proc by tohle reseni nemelo prezit cokoliv v rozvodech a zaroven fungovalo jak ma?

Kondenzatory a ostatni filtrace zakmitu tlacitek nebo ruseni na dratech predpokladam softwarovym odfiltrovanim.

Diky JK

 
> 
> Bylo to mysleno tak, ze kdyz vsechno selze a v budoucnu bude 
> u varianty 2 zasahovat filosof,jim najaty eletrikar, muze 
> automatizaci vyhodit a misto ni nasadit klasicke rele a 
> vystaci si s zmenami v rozvadeci, bez sekani a dalsich uprav.
> Nyni k samotnemu reseni, respektive jak to vidim ja. Druhym 
> postulatem, kterym se snazi ridit ma koncepce je maximalni 
> blbuvzdornost a odolnost. 
> Z tohoto pohledu je jakekoliv tahni TTL logiky 3V nebo 
> vystupu CPLD po baraku docelaz nebezpecne, jak uvadite draty 
> jsou docela dlouhe a nikdy nevice co koho napadne k cemu 
> pripojit, cim se do ceho navrtate nebo co se vam kde naindukuje atd. 
> Me reseni predpoklada samostatne napajeni 8-30V realne se 
> pouziva +12V pro napajeni "tlacitek"
> Vedeni od tlacitka je pripojeno pres 100k odpor na OZ ve 
> funkci klopneho obvodu s hysterezi 50% jeho vystup pak pres 
> signalizacni LED na optron, za tim pak mam bud MCU nebo I2C Expander.
> Tim, ze je klopny obvod napajen z externiho napeti tak v 
> kterem koliv okamziku plati, ze
> 
> - Pro uvedeni vstupniho klopného obvodu z logicke urovne 0 do 
> logicke urovne 1,je treba na prislusne vstupni svorce 
> dosahnout napetí       >  H * Uex.
> - Pro uvedení vstupniho klopného obvodu z logické úrovne 1 do 
> logicke úrovne 0,je treba na prislusne vstupní svorce 
> dosahnout napetí < L* Uex.
> Uex = okamzite externí napajecí napeti.
> L = 0,25 (±5%)
> H = 0,69 (±5%) azž 0,74 (±5%) pro Uex = 8V  az 30V
> Pokud neni nic pripojeno je vstup zatizen vnitrnim odporem 
> 100k a vstupni kapacitou 100n pres odpor 20K vuci zemi . 
> Minimalni delka pulsu je tusim 1.6ms .
> Mozna to vypada jako silenost mit na osetreni jednoho vstupu 
> pro tlacitka cca 10ks soucastek, ale financne to je do 10Kc a 
> mam dosazeno max blbuvzdornosti a zvysenou odolnost proti 
> ruseni. Konkretni schema mohu v pripade zajmu poslat soukrome.
> 
> PN