AVR DS1302 & SPI

Jaroslav Buchta jaroslav.buchta@gmail.com
Neděle Září 7 13:33:01 CEST 2008


No ale obavam se, ze pri vysilani mam cas prave jen max. 2 takty, protoze
tam neni buffer. Pri prijmu je to samo OK, tam je casu dost. Navic ale musi
nejakou obsluhu pro dalsi znak udelat i master, tak se to snad nejak sladi,
nejaka prodleva se na strane masteru prida a snad to pujde...

-----Original Message-----
From: hw-list-bounces@list.hw.cz [mailto:hw-list-bounces@list.hw.cz] On
Behalf Of Butrus Damaskus
Sent: Sunday, September 07, 2008 9:39 AM
To: HW-news
Subject: Re: AVR DS1302 & SPI


2008/9/5 Jaroslav Buchta <jaroslav.buchta@gmail.com>


No pokud vezmeme vetsi rychlost, tak by slave musel byt na 100%
interrupt ready, coz si ale celkem dokazu u jednodussich aplikaci
predstavit, tedy ze by se zarucilo, ze nebude zakazano na dele nez napr.
2 instrukce.


To mate stejne fuck, pac SPI Vam u AVR nepobezi rychleji, nez 2×f(osc),
chili na 8bitů to dává 16 taktů. Samozrejme je otazka, jak dlouho potrva
samotne preruseni a jestli tam neni nejake jine...



------------- další část ---------------
HTML příloha byla odstraněna...
URL: http://list.hw.cz/pipermail/hw-list/attachments/20080907/c1636f8c/attachment-0002.htm 


Další informace o konferenci Hw-list