Vyvojova deska pro ARM

[Jiri Bezstarosti]

Jeste doplnim, ze signal /WR nesmi byt pochopitelne kratsi, nez je delka 
signalu z CPLD do /WE pameti, cimz se zajistuje, ze CPLD bud do SRAM 
kterou ridi nezapisuje, pokud je /WR aktivni (mohl by se zmenit obsah 
zachytneho registru v nepravy cas a zapise se to tedy do SRAM az v 
dalsim cyklu) a nebo kdyz se /WR zaktivni az behem zapisu rizenem CPLD 
do k nemu rizene SRAM, zapis hranou do zachytneho registru nastane az po 
zapisu do pameti. Stejne jako SRAM, ma i tenhle radic sva casovani, 
ktera se nesmi prekrocit.

--
Jiri Bezstarosti

Jiri Bezstarosti napsal(a):

>data na nabeznou hranu signalu /WR. CPLD povoli zapis z toho zachytneho 
>registru do SRAM v okamziku, kdy ji samo necte a zaroven neni signal 
>sbernice /WR v L, coz zabranuje nahodnemu zapisu z registru do SRAM 
>prave v okamziku, kdy se data v zachytnem registru meni.
>