integrovany filtr

[Andrej Jancura]

Ahoj,

Jaroslav Lukesh  wrote / napísal(a):
> říká 5..10MHz, to má ještě bohatou rezervu, 0,8 nyquista ještě není žádná 
> velká věda.
>   

Myslim si, ze pri tomto pomere bude mat aj ine problemy... Ja osobne by 
som volil asi nieco okolo 0.1-0.25.

Okrem toho ako pisal kolega nieco o 600MHz DSP... No fuj, v dobe, ked je 
FPGA Spartan s DSP engine, by som ine asi ani neskusal. Tie filtre si 
urobi vo VHDL ake sa mu zachce a moze odsimulovat v Matlabe, ktory 
vygeneruje priamo VHDL alebo C. A taktovat moze tiez ako chce, vyhoda je 
paralelne spracovanie dat v FPGA.

A.