Jak spocitat nastavene bity ve slove v FPGA

[Sudovec]

A jak to chcete implementovat, z jednotlivých logických obvodů a nebo 
nějakou programovatelnou logikou?

Jestli z diskrétních obvodů a nemáte SW pro minimalizaci logických fcí, 
udělejte si tabulku s 16ti vstupy a 5ti výstupy. Z toho vyjde 5 funcí. Ty sy 
buď přepište a normalizujte jednotlivé rovnice a nebo použijte třeba 
karnaughoovy mapy. Výsledkem bude 5 minimalizovaných rovnic a ty prostě 
vytvoříte s diskrétních hradel.

Jestli používáte programovatelnou logiku a nechcete se patlat s ruční 
minimalizací, zadejte plné funkce, tak jak vyjdou z tabulky a návrhový soft 
už je příslušně zminimalizuje.

    S.

----- Original Message ----- 
From: <ck@cbox.cz>
To: <hw-list@list.hw.cz>
Sent: Friday, July 13, 2007 5:29 PM
Subject: Re: Re: Jak spocitat nastavene bity ve slove v FPGA


Chtel bych radeji schema nez HDL. Ty funkce pro jednotlive vystupy mi 
pripadaji hodne slozite. S VHDL se teprve seznamuji a ty funkce bych psal 
jako soucty jednotlivych kombinaci vstupu v H, kdy je prislusny vystup 
nastaven - tech kombinaci je hodne.
CK

Spis Marek Peca <marek@tynska.cuni.cz> napsal(a):
> > Nezna nekdo jednodussi metodu, jak spocitat ve slove (16 bitu),
> > kolik je bitu ve stavu H. Nechci to pomocici citacu, ale jen
> > kombinacnich obvodu.
>
> Je to obycejny kombinacni obvod, jak rikate. Ma 16 vstupu a 5 vystupu
> (pokud to ma byt dvojkove cislo, 0..16). Takze si napiste tech 5
> logickych funkci.
>
> Nepisete, jak to navrhujete, jestli HDL nebo kreslite nejaka
> schemata.
>
> MP
>
> _______________________________________________
> HW-list mailing list  -  sponsored by www.HW.cz
> Hw-list@list.hw.cz
> http://list.hw.cz/mailman/listinfo/hw-list
>
_______________________________________________
HW-list mailing list  -  sponsored by www.HW.cz
Hw-list@list.hw.cz
http://list.hw.cz/mailman/listinfo/hw-list