Re: Vkladani nulovych odporu, bylo: Betaverze Eagle 5 je dostupna

[danhard@volny.cz]

Tak snad jeste vygenerovat si v knihovne R0, ktery nema smd plosky, ale
stejne velike obdelnicky.
V desce zustanou nezapojene draty pres R0 a chybove hlaseni o prekryti.
Danhard
*********


To jiste :), ale tenhle postup selhava u smd R0 propojek, ponevadz VIAs

museji mit nenulove vrtani (coz mate fyzicky interpret gerberu) a bohuzel

nelze (pokud je mi znamo) menit tvar VIAs, aby odpovidal pajecim ploskam
pro
smd R0 (VIAs zabiraji potom dost mista, protoze pro mezni R0 1206 a 0805,

aby je bylo mozne podtahnout, to znamena ponekud od soucastky roztahle

ctvercove pajeci plosky). Druhe lze odstranit tak, ze se vygeneruje VIA
s
mensim meznim prumerem nez definovana pajeci ploska R0 propojky (takhle
to
delam ja), tzn. pajci ploska VIA zcela prekryva, prvni problem ale bohuzel

zustava. Pokud nasledne exportuju brd do BoardMasteru na vrtacku (LPKF),

musim to pracne filtrovat. Kdybych umel ULP, asi by to slo vyresit takto,

ale bohuzel neumim. Problem seznamu soucastek me moc nezajima, R0 mam
dost,
jen tak nedojdou :)))

Sakra, na co ti chlapi v Cadsoftu mysli... :(

Hezky den,
Simon Cihelnik