Jak donutit CPLD Xilinx aby preslo do programovaciho rezimu bez JTAGu, prosim neprehlizet ikdyz to vypada jako blbost

[Jakub Ladman]

Ahoj

Kreslim prave zarizeni, kde bude ATtiny25 pripojena pres SPI (DI, DO, SCK, CS, 
INT) k CPLD XC9572XL od Xilinxu.
Premyslim jak to udelat s ISP programovanim toho AVRka, ktere pouziva stejne 
vyvody.
Potreboval bych uvest Xilinxe do programovaciho rezimu aby nastavil vyvody do 
stavu vysoke impedance.
Lze to nejak udelat bez sofistikovaneho protikusu na JTAGu?
Treba TMS do nejake LOG urovne, nemuzu k tomu nic najit.
Na nejake odpory mezi mcu a cpld bohuzel uz na desce nezbyva misto.
V nouzi budu xilinxe uvadet do tohohle stavu JTAGem, ale nikdy jsem ho v nem 
drzet nepotreboval, vzdy jsem ho jen naprogramoval a uvolnil, tak ani nevím 
jestli ho lze nějak v tom stavu podržet.

Samozřejmě jdu sám hledat informace dál, ale pro někoho z Vás může být hračka 
mi odpovědět.

Jakub Ladman