Microchip

[Lukas Grepl]

> Konkretni chyby:
> http://ww1.microchip.com/downloads/en/DeviceDoc/39646b.pdf
> Ma to 16 stranek.

No, ma to 448 stranek a je datasheet. Zrejme myslite 
http://ww1.microchip.com/downloads/en/DeviceDoc/80221c.pdf

> Napriklad mne vadi chyba 25 v UARTU . Musite cekat 1 bit pred zapisem do
> bufru UARTU. Delka kodu v ISR se tim vyrazne prodlouzi.
> Dale treba chyba 3 - CCP+TMR1 a TMR3.
> Taky je hromada chyb v SPI+IIC, tam jsem se radeji ani nedival
> Bod 38 - chyba externi bus - nutno pridat jeden latch.

No tak jako je to urcite zajimave poctenicko. Nicmene kdyz se to vezme 
kolem a kolem, vetsina tech chyb ma celkem jednoduchy workaround bez 
velkych vedlejsich efektu. Krome toho za sebe muzu rict, ze se me 
nastesti vetsina z nich netyka.

Nepijmemna je pro me, stejne jako pro Vas, ta chyba 25, ale pri blizsim 
pohledu se to podle me nemusi skoro nikdy projevit. Aby tahle chyba 
nastala, musi zapis do TXREG nastat presne ve chvili, kdy konci stopbit. 
Ja zapisuji do TXREG v high priority interruptu (kde se neresi nic 
jineho), v reakci na TXIF. Ten je nastaven na zacatku odesilaneho bytu. 
Mam tedy k dispozici celou delku bytu k bezproblemovemu odeslani, v mem 
pripade vice nez 1700 instrukcnich cyklu (57600Bd, 40MHz), z nichz 
vyuziju urcite mene nez desetinu. Navic se da rici, ze nutnou podminkou 
k tomu, aby ke zminene chybe doslo, je nastaveny bit TRMT. Takze se da 
tento testovat a zpozdeni vlozit pouze tehdy, kdyz je nastaveny.

No asi si udelam nejake testy, jak se to projevuje v praxi, ale myslim 
ze to nebude tak horke. Navic vzhledem k tomu, ze pouzivam 
CRC-zabezpeceny komunikacni protokol, tak pokud tam "obcas" vleti nejaky 
byte navic, tak se az tak moc nestane.

Lukas Grepl