Definovani stavu sbernice ve schematu ISE

[Petr Tošovský]

Zdravim vsechny.
Nevedel by nekdo jak se da priradit sbernici ve schematickem editoru ISE 
od Xilinx definovany stav, treba log 0 pro vsechny signaly? Vytahovat si 
odbockama vsechny signaly da moc prace (32bit) a delat si kvuli tomu 
dalsi komponentu mi prijde nesikovne. Existuje nejaky primy zpusob? 
Schematum se vyhybam (ISE schematicky editor je neco priserneho) ale ted 
se tomu vyhnout nemuzu.
Diky za pripadne rady.

Tosa