OT: Dizajn s Virtex4 :-)

[Daniel VALUCH]

toto je pomerne rozsiahly projekt a FPGA je len jeho mala cast. Je to kreslene v Cadence, z ISE som vyexportoval pin list, Cadence z neho urobilo schematicky symbol, chlapik zacal routovat a poprehadzoval si mnozstvo pinov aby mal pekny plosak. To teraz treba rucne zmenit v ISE a znova prekompilovat ci to este bude fungovat :-) Eagle sa na vacsie projekty nehodi...
b.



> Message du 17/10/06 12:46
> De : "MensikD" <MensikD@seznam.cz>
> A : "HW-news" <hw-list@list.hw.cz>
> Copie à : 
> Objet : Re: OT: Dizajn s Virtex4 :-)
> 
> Jezisi, co to ma byt? ;)
> Mimochodem jak to designujete? Chapu, ze si to v ISE vsechno rozchodite a co pak dal? Pak Eagle, nebo neco jineho? Kdo vam dela desky na BGA? Pajite si to sam?
> 
> Ozon.