CPLD x FPGA

[Jan Waclawek]

Kamil Rezac wrote:
> Nebyla otazka spis na to, jestli je mezicipove kompatibilni to
> nahravadlo (to cemu dam binarku a ono se nestara, co je v ni, ale jen
> ji navali do toho hradloveho pole - proste neco, cemu reknu: tady je
> 100 bytu a ty tam natlac)?

Mno, teoreticky ak je ten "bitstream" ci cokolvek co je vysledkom 
"kompilacie" (nech uz ten proces pozostava z kolkokolvek krokov a 
konverzii) sa da vyprodukovat vo forme spominaneho SVF/XSVF/STAPL/JAM, 
tak ano.

On ten JTAG nie je z hladiska tych 5 noziciek nic ine ako niekolko 
shiftregistrov a jeden stavovy stroj (ktory neviem preco s maniakalnou 
doslednostou ale uplne nezmyselne kopiruju z normy do svojich 
datasheetova a appnotov vsetci, co implementuju JTAG...). Ten prehravac 
ma za ulohu prislusne prestavovat stavy, nashiftovat/vyshiftovat data, 
porovnat vyshiftovane data s ocakavanymi.

Prakticky to ale naraza na problemy typu "tomuto svabu nemozes zastavit 
hodiny na TCK", niektore FPGA maju nenormalne dlhe spominane 
shiftregistre (t.j. musi byt dostatok pamate v danom "napalovadle"), 
niekedy je potrebne (alebo je vhodnejsie) "cyklit" (napr. pri napalovani 
cohokolvek flashoidno-eepromkoidneho) co napr. SVF/XSVF nepodporuje 
(alebo len obmedzene).

wek