JTAG: CPLD x FPGA

[Daniel Valuch]

FPGA musi nabootovat z nejakej ROM-ky. Obycajne sa pouzivaju seriove 
pamate priamo doporucene vyrobcom FPGA. Zdrojovy kod sa musi vzdy 
prekompilovat na prislusny cip. Programovacie subory budu logicky ine 
pre kazdy konkretny cip. Programovaci subor hovori co bude s cim na 
konkretnom cipe poprepajane a je teda logicke ze u kazdeho cipu bude 
iny. Okrem toho je medzi CPLD a FPGA znacny rozdiel v architekture. 
Takze ak som spravne pochopil zadnie nic zo zelaneho nepojde :-) 
(vratane hezkej knihy v cestine, ale to uz nema s architekturou nic 
spolocne :-P)
b.


Marek Pavlu wrote:
> Zdravim, 
>
> Chtel bych se zeptat zkusenejsich, zda je nejaky rozdil v nahravani
> "programu" do CPLD a do FPGA? Jde mi o to, ze asi mam/budu mit kod v C,
> kteremu podstrcim binarku a vypalim pres JTAG do CPLD, ale zajimalo by mne,
> jestli bude chodit i na jinem CPLD(vetsim typu stejne rady) a zda pripadne i
> na FPGA uplne stejne?
>
> Nebo fantaziruji? Nebo to musí byt nejak uplne jinak? 
> Urcite bych si rad ozkousel FPGA az si poradne vyhraji s vetsim CPLD, ale
> nezajimaji specialni programovaci epromky, to se mi nelibi, protoze to budu
> mit pripojene bud na dostatecne velky procesor a nebo pres RS232 na PC...
>
>
> Safra lidi, nechcete někdo uz konecne napsat nejakou hezkou knihu o
> CPLD/FPGA a VHDL Cesky??? :) 
>
>
>
> S pozdravem, 
>                 Marek Pavlu 
>
>