Xilinx ISE 8.1i - prosba o pomoc

[Petr Tošovský]

Koukl jsem do stareho designu a tam mam sbernici Dbl(3:0) a signal z ni 
vyvedeny jako napr. Dbl(3). Vim ze ale byl problem s tim ze se tap 
problematicky chytal na sbernici, delal jsem to tak ze jsem si dal tap 
do volneho prostoru a pripojil k nemu pak sbernici a signal. Ve verzi 
8.1 to muze byt jinak. Kdyz date kontrolu schematu, tak tam mate hlaseni 
o nepripojenem tapu?

Tosa


Petr napsal(a):
> Zdravim, muze mi, prosim nekdo pomoci? Mam v Xilinx ISE 8.1i ve 
> schematu 8-bitovy BUS (viz. prilozeny obrazek), k nemu prichyceny TAP 
> (krasne cesky kohoutek :-D) a z nej vyvedeny jeden NET. Jak mam 
> specifikovat, kteremu signalu BUSu odpovida ten jeden vyvedeny NET? 
> Lamu si s tim hlavu uz pul dne, tak mi, prosim, nekdo ukazte, ze jsem 
> pitomec, a ze je to velmi jednoduche.
>
> Diky, Petr