AVR a SRAM (jak osetrit CS)

[GT5]

Diky,myslel jsem si to. Akorat mi vrta hlavou proc se to tak muze delat?
Kdyz jsem se ucil adresaci pameti, tak prvni co do nas vtloukali bylo ze 
nejdulezitejsi je /CS signal, a potom operace (+chovani na sbernici) se 
ridi /OE a /WR.
Takhle pamet bude porad nastartovana a ta spotreba bude velka.

Jeste takova otazka trosku mimo... je nejaky trik jak optimalizovat 
zapojeni MCU - latch - sram pamet ? (schema a PCB delam v Eaglu 4.1x)
Soucastky jsou v pouzdrech SOIC-wide , mcu (atmega128) v TQFP. A zatim 
je to docela divoky, moji snahou je to nacpat na 1-stranny plosnak (+par 
propojek vzduchem)

LP.



---------------------------------

Na A15 a SRAM bude v dolmi pulce adresniho prostoru, pripadne GND a bude 
se zrcadlit v obou pulkach Ale podivejte se do DS ke konkretni SRAM, 
zalezi totiz dost na dalsim zapojeni, respektive pozadavcich (zalohoani, 
nizka spotreba, etc

S pozdravem
MK

---------------------------------

Zdravim,
resim problem jak spojit Atmega128 + SRAM 62256.
/WR spojim s /WE
/RD spojim s /OE
ALE s latch 74xx573
A kam spojim /CS (SRAM) ?

Vim ze bych ho mohl dat na nejaky i/o pin, nicmene se mi to zda
komplikovane.