Rychlost MCU - srovnani - no flame pliiis

[Michal HW]

PIC jsou dnes uz uplne jinde -
4KB vnitrni SRAM u rady 18xXXX stim se da uz neco delat.
Michal

----- Original Message ----- 
From: "BuFran" <BuFran@seznam.cz>
To: "HW-news" <hw-list@list.hw.cz>
Sent: Monday, July 31, 2006 6:45 PM
Subject: Re: Rychlost MCU - srovnani - no flame pliiis


>  31.7.2006, 14:44:55

> Dva D/A se daji nahradit jednim + dva pametove kondiky + nejaky CMOS
> spinac. Jen nevim zda necislicove reseni je dostatecne IN.

Tak se nam pekne pripatkovava :D

Casovym multiplexem se omezi rychlost zmen signalu - pred prepnutim se
musi napeti za RC clankem PWM ustalit, a pridavaji se casove
konstanty. Pokud je D/A direct, pak je to lepsi, ale stale to neni ono
:) Taky sem to kdesi resil, a vyresilo to az hradlove pole.

Nejlevnejsi CPLD XC9536XL (70 Kc) dokaze budit 4 motory PWM vcetne te
kontroly proudu (externi operak), pripojeni s MCU seriove SPI, a jeste
par klopaku zbyva na nejake jednoduche pouziti (signalizacni LEDka apod
...)

Dle mych skromnych zkusenosti jsem zjistil, ze na skutecne casove
narocne operace na casovani to fakt bez hradlove logiky nejde.
Procesory jsou zalozeny na bazi sbernic, a sekvencniho zpracovani,
pripadne nutnost dekodovani instrukci, coz ve vetsine pripadu dost
zpomaluje prubeh programu. Prave v techto trech vecech jsou velke
rozdily mezi ruznymi typy MCU. I ve skole do nas husti, ze na spravne
Hi-Speed navrzene desce maji byt 2 ridici svaby, procesor pro
sekvencni a ridici cast a hradlove pole pro kombinacni a Fast cast.
(maximalne jeste pamet, ci MAX232) Za MH7400 nam sekali ruce :P

 Napriklad male srovnani jader ke kteremu jsem se ja dopidil, berte s
rezervou:

 AVR:  + velmi rychle dekodovani instrukci (jeden ci dva takty, RISC)
       + pomerne rychly pristup k noham procesoru - primo napojeny na jadro
       - mala pamet, zvysit lze, ale prida se sbernice a zpomali se pristup

 x51   + Robustni dobre vyzkousene jadro, mnoho klonu
       + Mnoho operaci implementovany jako samostatne instrukce - muze byt
         rychlejsi nez AVR, ktere urcite operace bude emulovat vice 
instrukcemi
       + Diky tomu uspornejsi kod
       - Instrukcni krok sestava z mnoha taktu krystalu, mirne
         pomalejsi co se zbezneho porovnani tyce
       - Tvrde sbernicovy typ - ta tam je a bude a bude za vsech
         okolnosti zdrzovat svym handshakem, adresovanim atd ...
       - Vice taktu na instrukci lze eliminovat PLL -> minimalni
         pracovni frekvence
       - Spotreba !!!

 PIC:  - nemam je rad :o)
       + Staticka architektura, jede od 0Hz krystalu
       + Na malych frekvencich extremne nizka spotreba, kdy dokaze jet
         ze 100uF kondiku pres celou noc a rano me vydesit bliknutim ledkou 
:)
       + "Rychle" dekodovani instrukci - kazda instrukce jeden takt (4
         cykly krystalu)
       + Blbuvzdorny procesor, prezije snad vsechno, aspon starsi typy
       + Rychly pristup k portum, stejne jako AVR
       - Pomaly beh CPU vzhledem k internimu deleni frekvence 4
       - extremne malo pameti, bankovani - zrychluje sice pristup ale
         kdo to vymyslel byl masochista
       - nevhodne zvolene preruseni s odskokem na jedinou adresu bez
         rozliseni zdroje

 x80   + Predchudce x86
       + dobre dokumentovany
       + dobra sada instrukci
       - Preruseni nutno generovat zvenci

 x86   + Velmi mnoho instrukci
       + Moznost proudoveho zpracovani dat
       + Cache minimalizuje prenosy po sbernici
       + optimalizovano pro APIC (multiple processor on single bus)
       - Silne sbernicovy typ, nema vyvedeny signaly z jadra
       - Adresa prenasena na datove sbernici (ALE) sice spori nohy, ale 
nespori cas.
       - vubec nelze zarucit casovani diky cache a OS

 ARM   ???? zde jsou lvi.

CPLD   + hradlove pole - paralelne se zpracovavaji vsechny operace v jeden 
okamzik
       + Naprosto nepochopitelne rychle transporty signalu v
         jednotkach ns
       + Vhodne pro velke citace a mnohavstupovou kombinacni logiku
       + Skutecna simulace probihajiciho programu na PC
       + Velmi presne casovani (neni potreba preruseni vse pracuje zaraz)
       + Variabilita v nozickach, signaly lze libovolne prehazovat
         (krome napajeni samozrejme)
       - programovaci jazkyky narocnejsi na pochopeni
       - malo D- klopaku
       - spotreba ?
       - malo lidi co s tim umi

FPGA   + hradlove pole jako CPLD
       + hafo D- klopaku
       + Jednoduchy vyber obvodu - pokud staci nohy, tak se tam zrejme vleze
       - nizsi logicke urovne coz muze byt problem
       - nevhodne pro mnohavstupovou kombinacni logiku (neefektivni)
       - drazsi nez CPLD se stejnym poctem noh
       - malo lidi co stim umi
       * vse ostatni skoro jako CPLD


Jak by rekl pan Profesor, uchop hradlo a dobyj svet :)

PS. Ja uz raci nic psat nebudu, to dycky dopadne elaboratem na vic
stranek, a ja pisu a myslim tak se nedivim nebo jak je to v tom vtipu :)



-- 

S pozdravem,

    František Burian

_______________________________________________
HW-list mailing list  -  sponsored by www.HW.cz
Hw-list@list.hw.cz
http://list.hw.cz/mailman/listinfo/hw-list