Je to sest celych cisel (16 nebo 24 bitu), vystup rovnez celociselny a cele bych to rad pocital v FPGA, jeste jednou se omlouvam za zbrklost mladi... :) H > > No tak pokud chcete lepsi odpoved, zkuste lepsi dotaz (jako > napriklad, zda ma byt vstup a vystup celociselny nebo v jakem formatu > apod.) > > MP >