Programovatelne polia

[Danhard]

Ale vzdyt to uz psal:
"no ono to ma byt inteligentny interface ku 2x AD7716..."
kazdy obsahuje 4 prevodniky, daji se retezit, obsahuji samozrejme
vyrovnavaci ser. registr,
vystupni sekvence je 8x32bitu = 256 bitu, max. refresh 2232Hz tj. 448us,
kdyz to pustim do tupyho PICa s 20MHz hodinama, do SPI hodiny 5MHz, tak je
to preneseny za 52us, a zbyvajicich 396us (88%) se muzu kopat do zadku
(resit dalsi zpracovani).

Danhard
===========================

to ma zretazenych 10 prevodnikov po 24 bitov, 16 prevodnikov po 16
bitov? alebo 32 po 8 bitov? Myslim ze 256 bitovy prevodnik nevymyslel.
Tam to uz same nabada na paralelizmus, namiesto zapajania vsetkeho do serie.
Ale autor nepovedal nic konkretne o jeho aplikacii, takze nebudem nijak
komentovat. Mozno keby viacej popisal o co ide tak by sa naslo ovela
jednoduchsie riesenie. Pokial samozrejme nepracuje v oblasti, kde meraju
teplotu so slew rate 1000K/ms to potom nemoze povedat nic :-)
No nic, pozrem maily este neskor pac ma to dost zaujima. Teraz musim
prasit domov ked tu uz mame ten vynimocny stav :-))
b.

Jan Waclawek wrote:

>Ja by som tipoval, ze predstava autora je nasledovna:
>- urobit prevod
>- vysypat vysledok najvyssou moznou frekvenciou do dlheho shift
>registra, ktoreho poslednych 8 (16, 32 - podla procesora) bitov je
>parallel-out
>- spustit dalsi prevod
>- repeat
>-- precitat 8 (16,32) bitov
>-- urobit shift len v shift registri o 8 (16,32) bitov
>- until vsetko precitane
>- goto zaciatok
>
>Toto fakt vola po CPLDcku.
>
>Autor a ostatni diskutujuci ma mozu zotriet :-)
>
>wek