Web server s RTL8019

[Jan Šváb]

Zdravim konferenci,

Uz nakou dobu tu vyrabim modulek web serveru postaveny na NIC kontroleru
RTL8019AS a stale se nemohu zbavit nasledujici chyby:

Kdyz chci odeslat packet, zinicializuji nejdriv DMA zapis do vnitrni
pameti kontroleru, packet po jednotlivych bytech zapisu do obvodu a
prislusnymi bity v ovladacich registrech zapnu odeslani packetu z dane
pocatecni pametove stranky. Problem je ze pokud od zacatku zapisu dat do
obvodu az do inicializace odesilani packetu zacne obvod prijimat jiny
packet ze site, dojde k tomu ze tento prijimany packet je zapsan kamsi
do oblasti ze ktere chci novy packet odesilat. Ztratim tedy jak
prijimany tak odesilany packet...

 

Nevedel by nekdo jak tento problem odstranit???

 

Nektere detaily reseni:

Rozvrzeni vnitrni pameti RTL8019 je nasledujici: (cislo page v pameti)

RXBUFF_START           0x40  - zacatek kruhoveho prijimaciho bufferu

RXBUFF_END               0x60  - konec kruhoveho prijimaciho bufferu

CTXBUFF1                   0x62

CTXBUFF2                   0x63 - 2 buffery pro odesilani kontrolnich
TCP packetu (FIN, SYN, ACK...)

DTXBUFF1                   0x65

DTXBUFF2                   0x6B

DTXBUFF3                   0x71 - 3 buffery pro odesilani TCP dat

Obvod je pripojen 8bit zbernici k MSP430F169. Nepouzivam zadne IRQ
obvodu.

 

-------------------------------

Děkuji,

Jan Šváb

 

-=SCHVAB=-

-------------------------------

 

------------- další část ---------------
HTML příloha byla odstraněna...
URL: http://list.hw.cz/pipermail/hw-list/attachments/20050504/c0f5f39e/attachment-0001.htm