PIC18FXXX a RAM

[Michal HW]

Stara x51 potrebovala jeden LATCH a par vyvodu procesoru. Proste mohli
zachovat 8bit rezim stejne jako u 18Cxxx. Navic cteni/zapis je tlaceno pres
8bit registr, coz je uplne skvele vzhledem k 16 bit sbernici.... No co se da
delat, takovy je zivot (pokrok).

CPLD mne asi nemine.

Michal



----- Original Message ----- 
From: <jiri@bezstarosti.cz>
To: "HW-news" <hw-list@list.hw.cz>
Sent: Tuesday, April 26, 2005 4:48 PM
Subject: Re: PIC18FXXX a RAM


Nahradte logiku CPLDckem a hned je to mene soucastek :).

BTW, jak muzete rikat, co se komu nepovedlo, kdyz se teprve ptate jak na to
a tedy o tom zrovna moc nevite ? Dle meho soudu soudite prilis rychle :).

--
Jiri Bezstarosti

----- Original Message -----
From: Michal HW <michalgregor@centrum.cz>
To: HW-news <hw-list@list.hw.cz>
Sent: Tuesday, April 26, 2005 4:04 PM
Subject: Re: PIC18FXXX a RAM


Ja bych chtel na DPS co nejmin soucastek. A navic je soft v procesoru pekne
pod zamkem.
3xLATCH a nejaka 74xxxx bude na navrhu poznat.
EMI se Microchipu moc nepovedla....
Michal


_______________________________________________
HW-list mailing list  -  sponsored by www.HW.cz
Hw-list@list.hw.cz
http://list.hw.cz/mailman/listinfo/hw-list