PIC18FXXX a RAM

[Danhard]

Data se ctou dolni byte na AD0-AD7, horni byte na AD8-AD15, proto tam musi
byt ten budic.
To rizeni je spravne, beru zpet - jen me neni jasne proc spojuji horni a
dolni byte pri zapisu, pokud to dela uz procesor. Uplne by stacilo davat jen
kopii AD0-AD7 na AD8-AD15 jen pri cteni.

Danhard
----------

Figure 14 se mi zrovna nelibi, je tam jeden latch navic. V rezimu byte
select mode mode by to snad melo jit i bez nej. Viz Figure 9. Adresa je k
dispozici cela na A<0:19> + BA0, Data na na AD<0:7> plus kopie na AD<8:15>
Co mi neni jasne je ale cteni z externi pameti. Neni to moc dobre popsane.
Kolik ma rezimu? Tri jako zapis nebo jeden? Odkud se ctou data? AD0-AD7 nebo
AD8-15?

( Navic nelze pritopit pod kotlem, max. kmitocet oscilatoru je s externi
sbernici 25MHz... )

Michal