Spinany zdroj

[Danhard]

CPLD na to vhodne nejsou, FPGA ano, jestli potrebujete regulaci asi tak 10x
rychlejsi nez by zvladlo DSPcko, tak jste na spravne ceste :o)
To je ovsem za cenu, ze se cely vypocet dela jaksi paralelne, takze to pole
trochu nakyne, ale nejaky vetsi Virtex to zvladne jako nic.

Danhard

PS. na co je dobre emulovat takovou archaickou vec jako PID regulator
digitalne ??
kdyz si muzete namodelovat adaptivni doprednou ragulaci :o)

> Zdravim,
>
> Kdyz uz ta debata okolo l.r., tak by me zajimalo, jak velky by byl
> problem implementovat PID regulator + rizeni A/D a D/A do nejakeho
> hradloveho pole?
> To by mozna poskytlo dostatecne rychlou odezvu, ne???
> Odpovedet sam si neumim, na hradlova pole a obdobne technologie se
> chystam uz skoro rok a porad jsem nikde nenasel cas, ktery bych si na
> tohle  ukradl :)))).
>
> S pozdravem,
>                         Marek Pavlu