seriovo-paralelni prevodnik

[quattro QUATTRO]

Dobry den,
delam na jednom projektu a dostal jsem se do situace, kterou nevim jak elegantne vyresit. Jedna se o nasledujici: dvouvodicova sbernice CLK a DATA. CLK je generovane zarizenim s periodou 320ns. DATA jsou 12bitova a jsou platna na vzestupne hrane hodin. prvni bit je vzdy hodnota 1 a posledni bit (12bit) je vzdy 0. Potreboval bych ty data prevadet na paralelni vystup, pricemz kdyz dorazi vsech 12bitu aby byl vzdy generovan impuls, ze jsou platna data. Data muzou zustat na sbernici do doby nez prijdou nova. Nejhorsi je, ze jsem omezen mistem a tak bych potreboval aby to bylo co nejmensi. premyslel jsem o procesoru (napr. ATMEGA8 na 16MHz), ale nevim zda by to stihala. Jinak clk je vzdy generoval pro 12bit data (12 tiknuti) a pak je pauza 960ns, pak to pokracuje nanovo. Dik za radu, s pozdravm Vladimir Loula ml. (boat.aeroomni.com)
P.S. nerad bych pouzil nejaky obvod, ke kteremu je drahe vyvojove prostredi...
____________________________________________________________
PRAŽSKÉ JARO 2004 - 12. KVĚTEN AŽ 3. ČERVEN Více než 60 koncertů - symfonická řada, komorní řada, recitály, populární řada, matiné a nokturna, chrámové koncerty, divadelní řada. 
http://ad.seznam.cz/clickthru?spotId=73741&section=/