Identifikace zakladni desky

[Pavel Gazda]

Zkuste porovnat dobry a spatny prubeh na logickem analyzatoru. Tohle je 
I2C pamet, zejo ? Mozna mate prilis male zpozdeni mezi SDA a SCL (SETUP 
nebo HOLD) a ta pamet to obcas vyhodnoti spatne.

Mate to pripojeno 4-dratem ? Vsude by mely byt testy na ARBITRATION, 
tzn. vyslu na SDA "1" (na bazi T je 0V), pockam, nez se staci projevit a 
zkontroluju, jestli tam ta jednicka skutecne je (na kolektoru musi byt 
Ucc, jinak PC ztratilo linku).

        o +
        |
        |
        -
       | |
       | |
       | |
        -
<------+---------> SDA(SCL)
        |
 >----T<   NPN
        |
        -

Totez plati pro kontrolu SCL - zarizeni si muze drzet I2C linku, protoze 
nedokoncilo nejakou operaci. I kdyz jak je to presne u techto pameti, 
netusim.

A nebo prilis kratke hranicni zpozdeni behem zapisu dat do EEPROM, jinak 
mne nic nenapada.

VP

Ing. Roman Kolb?bek wrote:
> Konecne popisi problem. V praci mam rychlejsi PC (P4-1800) a obcas a
> velmi nepravidelne a pokazde u jine adresy se mi stane, ze pamet
> zustane v jakemsi divnem stavu a drzi stazeny ACK a ignoruje SCL
> impulsy. No a protoze v tom kroku 3 ACK testuji, tak si program mysli,
> ze pamet data prijala a spokojene probehne a pritom to neni pravda a
> precte se (nebo zapise) spravne treba jen prvnich 1852 bajtu.
>