RTC

[quattro QUATTRO]

On Tue, 17 Sep 2002, Pavel Hudecek wrote:

> mirne stoupne napajeci napeti, nastane znovu
> reset. Jestlize si procesor pri zapnuti o tomto cini
> poznamku do EEPROM, je jasne, ze pokud pri tom
> dojde k resetu, bude znehodnocen byte na dotycne
> adrese a navic i byte na adrese 0.

> 1. Nepouzivat adresu 0.
> 2. Nezapojovat RC clanek na /RESET.
> 3. Pri nestabilnim napajeni pouzit verzi AVR s BOR*,
>     nebo externi resetovaci obvod.

Jak ale vyresit situaci kdy pisu do EEPROM a dojde k poklesu napajeciho
napeti a BOR mi zresetuje MCU ? Pak zrejme dojde k poskozeni zapisovaneho
byte + nuloveho byte jak pisete, ale klasicke BOR obvody mi moc nepomohou,
vetsina z nich funguje tak, ze generuje reset kdyz napeti poklesne pod cca
5/6 nominalu  a prestane generovat reset kdyz napeti dosahne cca 9/10
nominalniho.

Asi by to chtelo obetovat jeden drat do procesoru a signalizovat na nem
procesoru neco jako 'reset warning' v dobe kdy Ucc klesne pod 9/10 nominalu.
Tento drat pak procesorem testovat v rutine co pise do EEPROM a v tomto
pripade do ni nepsat. Nevyhodou je ze to sezere dalsi drat navic a hlavne
kde vzit takovy BOR obvod ktery by mel dva vystupy s vyse uvedenou funkci.

Jinak si ale nedovedu predstavit 100% bezpecny zapis do EEPROM, kdyz jeho
zdarne dokonceni je citlive nikoliv na dostatecne napajeci napeti, ale take
na stav na vstupu /RESET ..

> Pavel Hudecek

*------------------------------------------------------------------------*
|                          Petr Simek   APS JU                           |
|                             psimek@jcu.cz                              |
*------------------------------------------------------------------------*