testovanie DPS

[waclawek jan]

> Nevim, nakolik je to mozne u Vaseho zapojeni, ale obecne: je-li 
> Xilinx preprogramovatelny (RAM), tak se do nej da nahrat jakasi 
> testovaci podpora a s pomoci jednoducheho propravku - treba zase s 
> Xilinxem a procesorem - projit vsechny spoje ze vstupu do Xilinxe a 
> z Xilinxe na vystupy. Ze zarizeni vypadne bud hlaska OK nebo log s 
> chybami. Samozrejme, ze tu chybu musite najit uz sam... Ale aspon 
> budete vedet, na jakem signalu...

Dobry napad, XILINX je preprogramovatelny (nie RAM ale EEPROM, ale to je pre 
tento ucel >>takmer<< jedno).

Bohuzial, cast vyvodov oboh XILINXu je sice na procesore, ale casto prave 
vdaka tomu pri chybe ani procesor nebezi. Ostatne piny (vacsina) su bud na 
pamatiach alebo na inych obvodoch ako CS apod. (cize k nim nie je priamy 
pristup...)
Dalej procesor (ako jedine miesto, kde je pristup k pinom XILINXov) je v PLCC 
patici, takze testovaci priravok by musel obsahovat nieco ako (najlepsie ZIF) 
PLCC emulacnu paticu - co nie je sranda zohnat. A dalej by sa musel vymyslat 
obsah XILINXov pre testovacie ucely (viac druhov "bypassov" tak ako 
uvadzate), testovaci vektor pre tester, ktory by bol pripojany na emulacnu 
paticu (a to najskor taky tester musim spravit, aj ked namietnete, ze sa to 
da z paralelneho portu, ale je to pracne, nie?). No a nakoniec to cele aj 
nejako zautomatizovat (napalit XILINX1 test1 - X2test2 - testvektory1 - 
prepalit X1t2 - X2t2 - tv2 ... napalit finalne X1- fin.X2).

A pritom ten jtag je uz tam (cez neho sa palia XILINXy), "len" doplnit 
testvektory do jedec suborov...

Jano Waclawek