procesor pentium

[Slavomir Skopalik]

Jedne ano, problemem je pokud je takto sekladany cely procesor,
ten pak musi obsahovat jeste jednotku, ktera ty instrukce rozklada do riscovych,
no a pak uz nefunguje spousta vychytavek, jako je treba pararelismus, atd.
Dalsim problemem je maly pocet registru, RISC procesory meji postatne vetsi
pocet vnitrnich registru nez CISC -> vetsi pravdepodobnost, ze instrukce mohou byt
zpracovany pararelne.

	Slavek

> Je otazkou, zda-li provedeni jedne CISCove instrukce nebude nakonec
> rychlejsi nez vykonani posloupnosti RISCovych instrukci se stejnou funkci
> CISCove instrukce. CISCova instrukce je podle mne stejne jen posloupnost
> RISCovych instrukci, ale je to resene primo v procesoru a ulehcuje to praci
> programatorum v assembleru.