EPP

[Michal Krestan]

Mam jeden takovy problem. Nezkousel nekdo z Vas pripojit FPGA na paralelni port a provadet komunikaci pomoci EPP ? Muj pripad je takovy, ze primo na data portu jsou pripojeny I/O pins od FPGA. To same je u ridicich signalu R/W, data a address strobe. Cele to sice chodi, ale dochazi tu k mnoho kolizim, jelikoz se mi nijak nepodarilo osetrit jednotlive signaly. Zkousel jsem tam pripojit pull-up 1k, ale to moc nepomohlo. Pouzite FPGA je XC5202. Max. proud, ktery je schopny dat FPGA ja jednom pinu je 4mA, ale kdosi mi tvrdil, ze to musi stacit, tak nevim. Asi by to cele vyresilo nejake oddeleni pres treba 72245, ale to uz bohuzel nejde, protoze je to cele na desce. Jinak propojeni mezi PC a deskou je pres obycejny prodluzovaci kabel na LPT. Jeste jeden maly dotaz. Jak je nejvhodnejsi vyresit odpoved Wait signalu v EPP rezimu ? Ja to mam resene tak, ze v FPGA je jakesi OR hradlo s negov. vstupy pripojene na Data a Address strobe a jeho vystup jde primo na Wait. Pri rychlosti FPGA!
 t!
o zajisti odpoved se zpozdenim cca 10ns.

			Diky
				Michal