Xilinx

[Mikro]

----- Original Message -----
From: "Michal Krestan" <krestan@hw.cz>
To: "Multiple recipients of list" <hw-news@list.gin.cz>
Sent: Sunday, March 18, 2001 9:28 PM
Subject: Xilinx


>
>
> Mam jeden takovej problem pri navrhu FPGA. Pouzivam Foundation Base a jako
zdroj je schema. >Problem je, ze kdyz provedu implementaci a nasledne neco
zmenim ve schematu, tak casti navrhu, ktere >pred touto upravou chodily, tak
vetsinou absolutne nechodi. Pricinou je pravdepodobne to, ze nektere casti
>schematu se pri dalsi implementaci prevedou do uplne jine makrobunky, nekre
signaly maji uplne jine >zpozdeni a vse najedou chodi uplne jinak;-( Jak se
da zajistit, aby se jiz funkci cast schematu implementovala >vzdy stejne ?
Jde vubec neco takoveho udelat ?
>
> Michal
>

S Xilinxem jsem to tedy nikdy neskousel, ale u Latticu existuje moznost
vytvorit makra. Ta se potom chovaji stale stejne. Na druhou stranu je to
vyvazeno mensi vyteznosti - mensim vyuzitim moznych prostredku.
Ponekud se to da zlepsit prevodem ze schematu do VHDL, nebo ABELu, pak by
melo jit presne specifikovat, ktere makrobunky jsou pro co pouzity, zase
ovsem za cenu vyteznosti a optimalizace fiterem.

M