Logicky analyzator ????

Kosta kosta
Středa Březen 17 11:44:48 CET 2004


-----P?vodn? zpr?va-----
Od: Karel Briza <briza@mudk.cz>
Komu: Multiple recipients of list <hw-news@mobil.cz>
Datum: 22. b?ezna 1999 15:49
P?edm?t: Re: Logicky analyzator ????


>Delame natom s jednim kamaradem.
>
>Nase vize je asi nasledujici.
>procesorem AVR rizena deska s pameti cca 64KB. Moznost samplu 8 ci 16
>kanalu.

Idea chvalihodna, ale zcestna. S bezne dostupnymi procesory se nedostanes na
vyssi rychlost samplovani
nez cca 10MHz. Pro beznou praci s mikroprocesory je nejnizsi akceptovatelne
rozliseni 20 ns, pro tychlejsi
procesory (ColdFire, 68030, 166, 196) a programovatelnou logiku je nutne tak
2-5 ns.
Jedina rozumna cesta je nacpat vstupni bafr, logiku trigeru, casovou
zakladnu, citac samplu
pretrigru a postrigru do programovatelne logiky. Pri neprokladane RAMce v
pohode zvladnes cca 66 MHz,
pri prokladane cca 130 MHz. Mam postaven bastl s ispLSI ktery zvlada 16
kanalu pri 8(32)kb na kanal. Vse je
je rizeno pres paralelni port PC, muze se to dale rozsirovat po 16 kanalech
do celkoveho poctu 128. Zakladni
modul obsahuje 4x ispLSI1024 2x6264, kazdych dalsich 16kanalu  2x 1024 a
2x6264. Vse v neprokladanem rezimu s internim xtalem 50MHz. Nekdy v druhe
polovine roku to pujde do sveta.


Kosta
--------------------------------------------
             Kosta
             P.O.Box 38
             Posta 41
14100  Praha 4 - Sporilov
--------------------------------------------
mail  :  kosta@iol.cz
GSM:  0603 / 33 87 47
GSM:  0602 / 20 31 75
--------------------------------------------








Další informace o konferenci Hw-list