FPGA kit
Danhard
danhard@volny.cz
Pondělí Červen 14 11:11:36 CEST 2004
No, da se to udelat i jinak, ze se uklada bud vzorek dat, nebo doba co se nic
nedelo, ale to uzere 1 bit na rozliseni.
Danhard
> Ked to uz chces prerabat, posielam malu inspiraciu:
>
> http://www.tech-tools.com/dv_main.htm
>
> Ked sme mali v robote jeden problem, podarilo sa mi na to vysomrovat od
> sefstva peniaze. Ma to len 18 kanalov, ale zato pakuje data. S
> rozlisenim 10ns v podstate nasampluje 128k hran, takze napr. pri beznej
> asynchronnej komunikacii to zachyti cca. 20kB dat, co je niekolko
> sekund. Cas nie je obmedzeny, takze pomale veci to moze vzorkovat aj
> minuty a presnost zostava 10ns :-)
>
> Vnutri je tiez len jedno FPGA, synchronna SRAM, FTDI245 a par odporov a
> diod...
No jenze to neni zadne "pakovani", ale uplne normalni asynchronni rezim
data se ukladaji pri zmene na vstupu zaroven s casou znackou branou ze
synchronizovaneho citace.
Pokud tam je bezna SyncSram (36b x 128k), tak tomu i odpovida 18 kanalu + 18b
citac :-)))
Pak mas hned "kompresni pomer" 1:256000 :-)))
Tohle opravdu neni zadny zazrak ale roky pouzivana metoda. Mimo jine i moznost
implementace
tohoto rezimu me vede k pouziti FPGA.
LA muze v podstate bezet ve dvou rezimech:
- stavova analyza
- casova analyza
bud se spustenim trigu zahaji synchronni samplovani a ukladani sejmutych
vzorku,
nebo se uklada pouze pri zmene na vstupech s casovou znackou od posledni
zmeny,
pokud citac casove znacky pretece, ulozi se okamzity stav vstupu.
To da i vyslednych 5min zaznamu pri 10nS vzorkovani a hloubce bafru 128k
10-^8 * 2^18 * 2^18 = 11.45min - mhh sakra proc maji jen 5min ????
S pozdravem
MK
_______________________________________________
HW-list mailing list - sponsored by www.HW.cz
HW-list@mailman.nethouse.cz
http://nethouse.cz/mailman/listinfo/hw-list
Další informace o konferenci Hw-list