Xilinx, verilog - problem

[ladmanj@volny.cz]

Ten shifter podle vasi rady funguje.
Uz mi to vygeneruje jed soubor, takze bez chyby.
Jeste mi tam zustava jeden warning, ktery nechapu:
=========================================================================
*                         Low Level Synthesis                    
      *
=========================================================================
WARNING:Xst:1355 - Unit mux is merged (low complexity)

A jedna se o tento jednoduchy modul.

module mux (out, a, b, sel);
// two inputs multiplexer
	output 	out;
	input	a, b, sel;
	
	buf mux0 (out, (a & sel)|(b & ~sel)); 
endmodule

Na tu doporucovanou kapitolu se podivam. Precejen to ma 450
stranek to se z obrazovky precist cely neda a doma si to tisknout
je taky blby.

Jakub


-- 
Nikdo celý život nepoužívá jeden e-mail. Zkuste si to. VOLNÝ
mail. http://mail.volny.cz