[HWnews] FPGA

[jiri@bezstarosti.cz]

Takze na vstup budete zrejme potrebovat hodne rychle ADC ? Takove se daji
vzit napriklad zde:
http://www.maxim-ic.com/
a dokonce Vam, tedy podle okamziteho smeru a sily vetru, poslou i vzorky,
takze se Vam vyvoj  pri trose stesti nemusi ani moc zbrzdit, shanenim
vhodnych prevodniku. Nektere jsou opravdu pekelne rychle, ale posoudit jak
rychle a s jakym rozlisenim to opravdu potrebujete (nekdy se pri vyvoji
zjisti, ze puvodni pozadavky byly zbytecne prisne), to budete muset jiste
sam, stejne jako jestli tohle je nejlepsi cesta k vysledku - nakonec o tom
je vyvoj. Osobne bych takovy puls zkusil nabrat pomoci rychlych ADC do FPGA,
tedy do pameti a pak ty vzorky do PC vysypal pro zpracovani, tedy v pripade,
ze se ty pulsy neopakuji prilis rychle a mam sanci si nejaky cas mezi nimi
vzdycky ta data dopravit do PC a az tam je dukladne zpracovat, nebo pokud
neni potreba posbirat uplne vsechno atp. V podstate by se tak postavil
digitalni osciloskop s vystupem dat do PC. No a samo to muze na zaklade tech
vzorku v prubehu samplovani ty pulsy i v realtime "rekonstruovat" podle
nejake vhodne logiky/matematiky ke zpracovani, tedy jaksi je mene narocne
nez v PC zpracovat rovnou a sup s nimi ven s nejakym co mozna minimalnim
zpozdenim, pricemz se treba prenesou do PC jen nektere, ale v realtime se
rekonstruuji vsechny.

Takto by ta uloha nemusela byt az tak slozita, ale z tech frekvenci bych mel
prece jen uz trochu strach a tak by asi bylo fajn to nejprve napsat a pak se
teprve podivat, jak to jake FPGA stihne (jake vysly casy po prekladu) a az
podle toho hodnou soucastku koupit, kdyz uz budete vedet lepe, co by to taky
mohlo stihat a zda je vubec vhodne o takovem zpracovani timto smerem
uvazovat - tohle Vam ja ale fakt nepovim, na to sem dost zelenej, to
priznavam :).

Pokud jste jeste s Xilinxy nemel co do cineni, pak si stahnete z webu Xilixu
Webpack (zdarma) a pak si prostudujte materialy, prikladne ohledne
pozadovaneho VHDL, ktere na webu docela snadno vyGooglujete :). No a prvni
vec je vzit si nejaky priklad a zacit mu ublizovat.

Polozena otazka je opravdu siroka, mozna by stalo za to ji resit dale po
castech, tedy pokud je to potreba. Tedy nejprve jak zacit s temi
programovatelnymi obvody, pak jak co k nim pripojit, jak je konfigurovat a
pak otazky ohledne uz rozdelaneho VHDL a pote ohledne komunikace s PC atd.

Jinak to prosim berte tak, ze Vam radim z pohledu generala, ktery takovouhle
analogove digitalni bitvu s casem jeste nezazil, takze bych se ani nedivil,
kdyby me nazory nejaky ostrileny kozak rozstrilel na mraky padnymi argumenty
:). Tohoto rizika jsem si opravdu vedom a mozna bych tedy do toho nemel ani
tolik kecat, ale nakonec kdyz to neni o politice, tak se to tady snad snese
:).

--
Jiri Bezstarosti




-----Original Message-----
From: Ing. Zbyněk HEJDA [mailto:zbynek_hejda@rametchm.cz]
Sent: Friday, April 09, 2004 7:35 AM
To: [HWnews]
Subject: Re: [HWnews] FPGA


Pracuji na projektu ktery bych nazval vnitropulsni analyza. Jedna se o
zpracovani puslsu. U jednotlivych pulsu se musi merit nasledujici parametry:
amplituda, delka pulsu, frekvence nosne + musim rekonstruovat pusl. Vse musi
pracovat real time. Data se posilaji do PC a zobrazuji. Prichozi pusly jsou
pekne zmrsene (nabezna, sestupna hrana, uvnitr pulsu propady a sum). Nelze
pouzit FFT a podobne metody pro rekonstrukci. Sirka pasma jen 50MHz. Pro
rekonstrukci pulsu potrebuji nekonecne frekvenci spektrum. Nejkratsi delka
pulsu 100ns. Budu resi asi v se v casove oblasti.
    Momentalne resim obnovu (rekonstrukci) pulsu. nevim jak ostranit sum a
nastaiv komparacni uroven nad sum. Nejlepe plovouci komparacni uroven se
sumem.
    Chci na to pouzit FPGA. Podle mich infotmaci je celmi svizne.

----- Original Message ----- 
From: "Danhard" <danhard@volny.cz>
To: "[HWnews]" <hw-list@mailman.nethouse.cz>
Sent: Thursday, April 08, 2004 2:32 PM
Subject: Re: [HWnews] FPGA


>
> Na FPGA pouzivam Schema + HDL, co byste potreboval poradit ?
>
> Danhard
>
> > Dobry den,
> > Kdo ma skusenosti s programovanim (VHDL, VERILOG, atd.) a obvody FPGA od
> > firmy Xilinx. Muzete mi poradit.
> > Dekuji
> >
> > S pozdravem
> > Ing. Zbynek Hejda
>
>
> _______________________________________________
> HW-list mailing list  -  sponsored by www.HW.cz
> HW-list@mailman.nethouse.cz
> http://nethouse.cz/mailman/listinfo/hw-list
>
>


_______________________________________________
HW-list mailing list  -  sponsored by www.HW.cz
HW-list@mailman.nethouse.cz
http://nethouse.cz/mailman/listinfo/hw-list