<html>
<head>
<meta http-equiv="Content-Type" content="text/html; charset=UTF-8">
</head>
<body>
To by chtělo nějak podrobněji rozvést. Nějak si pořád nedovedu
představit, jak by problém vzniknul. Když dejme tomu udělám union,
zapíšu 2 bajty a přečtu word, bude zásiset jen na "indiánech" v
procesoru.<br>
<br>
PH<br>
<br>
<div class="moz-cite-prefix">Dne 30.08.2022 v 16:37 Marek Sembol
napsal(a):<br>
</div>
<blockquote type="cite"
cite="mid:CADUfZ8EnZtv89g76Z1eZHfun4-B08CGQHbnfWCxJiUejkkLddw@mail.gmail.com">
<meta http-equiv="content-type" content="text/html; charset=UTF-8">
<div dir="ltr">Melo by to byt OK, jen pozor na ta data. Pokud je
napr. 16 bitova a pouziva se i pristup po 8mi bitech, tak by asi
byl problem namixovat horni/dolni polovinu datove sbernice mezi
sebou.
<div>BR,</div>
<div>Marek</div>
</div>
<br>
<div class="gmail_quote">
<div dir="ltr" class="gmail_attr">On Tue, Aug 30, 2022 at 9:02
AM Jindrich Fucik <<a href="mailto:FULDA@seznam.cz"
moz-do-not-send="true" class="moz-txt-link-freetext">FULDA@seznam.cz</a>>
wrote:<br>
</div>
<blockquote class="gmail_quote" style="margin:0px 0px 0px
0.8ex;border-left:1px solid rgb(204,204,204);padding-left:1ex">Pro
běžnou SRAM, která nemá žádnou další "kouzelnou" funkci je to
jedno. Používá to tak třeba hardwarový emulátor PMD-85 :)<br>
<br>
Pochopitelně by to byl problém, pokud by paměť provozovala
nějaké blokové funkce, nebo pokud by do té paměti přistupovalo
víc procesorů a každý to měl jinak přeházené. Jinak můžeš ta
čísla považovat za doporučenou pomůcku pro ty, kteří mají rádi
organizaci.<br>
<br>
---------- Původní e-mail ----------<br>
Od: Pavel Kutina <<a href="mailto:hw@prelude.cz"
target="_blank" moz-do-not-send="true"
class="moz-txt-link-freetext">hw@prelude.cz</a>><br>
Komu: HW-news <<a href="mailto:hw-list@list.hw.cz"
target="_blank" moz-do-not-send="true"
class="moz-txt-link-freetext">hw-list@list.hw.cz</a>><br>
Datum: 30. 8. 2022 0:44:31<br>
Předmět: CMOS SRAM - poradi adresnich / datovych pinu<br>
Zdravim,<br>
<br>
<br>
nejak mi to dneska uplne nemysli, prosim o potvrzeni (nebo
popreni) <br>
myslenky:<br>
<br>
<br>
Mam jeden procesor, k nemu je pripojena paralelni CMOS RAM. A
protoze se mi <br>
to blbe routuje ve "spravnem" poradi, tedy A0 procesoru na A0
pameti, A12 <br>
procesoru na A12 pameti, stejne tak u datovych portu, rad bych
je tak <br>
poruzunu nakrizil, tedy napr. A0 na prcesoru na A7 pameti, D0
procesoru na <br>
D4 pamet atd.<br>
<br>
<br>
Vadi to nekde necemu? Mam za to, ze je to jedno, pokud mne
tedy nezajima <br>
skutecna struktura ulozenych dat v RAM a pamet beru jen jako
blackbox, do <br>
ktereho na nejakou adresu neco ulozim a pak si to z ni zase
vezmu. Muzu <br>
adresni piny prohazet podle potreby mezi sebou a datove take?
Nejak nemuzu <br>
prijit na duvod, proc by ne.<br>
<br>
<br>
<br>
Ano, jsem si vedomy toho, ze nektere pameti (ale to se tyka
snad spis EPROM) <br>
pouzivaji zvlastni sekvence zapisu / cteni dat treba pro
identifikaci <br>
vyrobce a cipu, ale to asi neni to, co by mne palilo a
zajimalo.<br>
</blockquote>
</div>
</blockquote>
</body>
</html>