<p dir="ltr">Není systemverilog objektově orientovaný?</p>
<div class="gmail_quote">Dne 7.2.2015 9:09 "Jan Smrz" <<a href="mailto:jan.smrz@email.cz">jan.smrz@email.cz</a>> napsal(a):<br type="attribution"><blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex">Spíše ale až s nástupem SystemVerilogu, který jazyk dost rozšířil (i o věci z VHDL).<br>
<br>
J.S.<br>
<br>
<br>
On 7.2.2015 8:01, Ondrej wrote:<br>
<blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex">
<br>
PS: Přijde mi, že Verilog v poslední době vyhrává.<br>
<br>
</blockquote>
<br>
______________________________<u></u>_________________<br>
HW-list mailing list  -  sponsored by <a href="http://www.HW.cz" target="_blank">www.HW.cz</a><br>
<a href="mailto:Hw-list@list.hw.cz" target="_blank">Hw-list@list.hw.cz</a><br>
<a href="http://list.hw.cz/mailman/listinfo/hw-list" target="_blank">http://list.hw.cz/mailman/<u></u>listinfo/hw-list</a><br>
</blockquote></div>