<html><body>Je to tak, jen mi to hned nedošlo. V pátek jsem to studoval už moc pozdě v noci:-)<br><br>Ze Starterwaru toho v tomto ohledu moc zjistit nejde, jsou tam na to nějaké funkce, které jsou ale extern a předpřeložené v bin knihovně.<br><br>PH<br><br>Od: Josef Štengl <ok1ced@nagano.cz><br><blockquote>Jestli to nejde vydedukovat ze Starterwaru (jak znám kvalitu SW od Texasu, tak to tam někde bude, ale nevyplatí se to tam <br>hledat), tak bych zkusil dotaz na TI fóru pro daný chip, nebo ho prohledat. Je nutná registrace.<br><br>Hmm<br><br>Tipnu si se znalosti jiných TI dokumentů (také pro arm :-)<br>počet přerušení 128<br>počet registrů INTC_MIR0 .. 3 - 4<br>4x32 bit = 128<br><br>Takže to bude maskovat bity přerušení, dle tabulky nad tím (spruh73k.pdf, 6.3).<br>Aha, dokonce je to napsané v na tou tabulkou v 6.5.1 :-D<br><br>Ještě je dobré sledovat jestli se ta hodnota (bit) v registru maže zápisem 1 (je to flag), nebo se musí najít jak se maže <br>jinak :-)<br><br>Pak pomáhá, jestli je debugger, sledovat jak se mění registry při předpokládané události. Je to rychlejší, než hledat mezi <br>20 registry ten správný bit. Občas mě u toho přepadá trudnomyslnost :-).<br><br>Vy to máte alespoň v jednom dokumentu, mě trvalo půl dne než jsem našel jiný dokument s čísly přerušení k podobnému popisu <br>registů. Hlavně mi trvalo, než mi to došlo :-D<br><br><br>Dne 15.12.2014 v 14:01 Pavel Hudeček napsal(a):<br>> je někde nějaký přehledný popis fungování přerušení v těchto procesorech?<br>> Všude je jen něco ve stylu "použijde tyto funkce ze Starterwaru". No a já bych rád postupoval bez něj. A datasheet/manuál<br>> jsou poměrně skoupé na informace. Např. k registru INTC_MIR0 je napsáno jen "This register contains the interrupt mask",<br>> ale co které bity maskují?<br>><br>> Je tu někdo, kdo by mi s tím poradil?</blockquote></body></html>