<div dir="ltr"><div>Měl bych otázku z jiného soudku : Jak dlouho asi návrh takové desky trvá ?   Kolegové v práci navrhují desky s FPGA , ale jednodušší. <br></div>Jen že bych měl představu, za jak dlouho se to dělá jinde.<br>
</div><div class="gmail_extra"><br><br><div class="gmail_quote">2014-05-11 12:34 GMT+02:00 balu@home <span dir="ltr"><<a href="mailto:balu@k-net.fr" target="_blank">balu@k-net.fr</a>></span>:<br><blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex">
Ahoj,<br>
je to aj aj. Vacsina pinov su konfigurovatelne, takze sa daju lubovolne zamienat. Niektore piny su ale specificke, ako napriklad hodinove vstupy, niektore su globalne, niektore napajaju len cast cipu. Niektore piny su diferencialne pary, maju ine IO napatie, alebo iny IO standard.<br>

Pre vysokorychlostne aplikacie kde sa prenasaju napriklad rychle paralelne zbernice z ADC je vhodne aby boli vsetky bity jednej zbernice pripojene k jednemu IO bloku (aby sa neroutovali cez susedne bloky). Podobne gigabitove linky.<br>

Takze aspon u nas to funguje tak, ze ked odovzdavame schemu na navrh dosky je tam pripravene fpga s optimalne rozlozenymi pinmi. Navrhar potom urobi pinswapy, ktore potrebuje a diskutuje to s autorom schemy. Vacsina je bezproblemova, ale niektore sa nedaju prehodit. Alebo sa prehodia a dizajn sa uz neda skompilovat na danu rychlost :-)<span class="HOEnZb"><font color="#888888"><br>

b.</font></span><div class="HOEnZb"><div class="h5"><br>
<br>
<br>
<br>
<br>
On 11/05/2014 12:26, Šerých Jakub wrote:<br>
<blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex">
Kdyz je FPGA takhle plne konfigurovatelne, zajimalo by me, jestli je navrh funkce v programovacim softwaru dobre oddeleny od navrhu konfigurace geometrie? Neboli je to tak, ze nekdo navrhne "co ma FPGA delat", a druhy pri navrhu plosnaku pak muze svobodne rict "tenhle vstup chci na tenhle pin"? Nebo je to svazane tak, ze navrhar "vnitrnosti" musi od zacatku uzce spolupracovat s navrharem layoutu?<br>

<br>
Jakub Serych<br>
<br>
-----Original Message-----<br>
From: Hw-list [mailto:<a href="mailto:hw-list-bounces@list.hw.cz" target="_blank">hw-list-bounces@list.<u></u>hw.cz</a>] On Behalf Of balu@home<br>
Sent: Wednesday, May 07, 2014 8:01 PM<br>
To: HW-news<br>
Subject: Re: OT skoro vikend<br>
<br>
Zmestilo sa len na 10 vrstiev, z toho je signal mozno prekvapivo vedeny len v styroch vrstvach. Tym ze je fpga plne konfigurovatelne a u ram pamati na poradi adresy a dat nezalezi to vyrazne zjednodusi routovanie.<br>
<br>
</blockquote>
______________________________<u></u>_________________<br>
HW-list mailing list  -  sponsored by <a href="http://www.HW.cz" target="_blank">www.HW.cz</a><br>
<a href="mailto:Hw-list@list.hw.cz" target="_blank">Hw-list@list.hw.cz</a><br>
<a href="http://list.hw.cz/mailman/listinfo/hw-list" target="_blank">http://list.hw.cz/mailman/<u></u>listinfo/hw-list</a><br>
</div></div></blockquote></div><br><br clear="all"><br>-- <br>Zdravi<br>Jirka OK1MWW
</div>