<div dir="ltr"><br><div class="gmail_extra"><br><div class="gmail_quote"><blockquote class="gmail_quote" style="margin:0px 0px 0px 0.8ex;border-left-width:1px;border-left-color:rgb(204,204,204);border-left-style:solid;padding-left:1ex">
 plus zrovna FPGA sa notoricky tlacia do co najmensich rozmerov ciar na cipe (hradiel), co zvysuje staticky prud (zvod, a to aj u nepouzitej casti obvodu, co dalej zvysuje naroky na zdroj a ubytky na rozvodoch napajania a zeme) <div class="">
<div class="h5"><br></div></div></blockquote><div><br></div><div>Nejsem si ji jist, ze rozumim... svod (leakage) ma dramaticky vliv na kvalitu zdroje a rozvodu napajeni?</div><div>Zvysovani leakage pri zmensovani se da odpomoci treba FD-SOI, proti bulk procesu je na tom podstatne lip.</div>
<div>Nejake porovnani je treba zde <a href="http://www.techdesignforums.com/blog/2012/12/11/fd-soi-vs-finfet/">http://www.techdesignforums.com/blog/2012/12/11/fd-soi-vs-finfet/</a></div><div>PK</div></div></div></div>