<p dir="ltr">Tajné to není. Pracuju v STM :) Nezávazně omrknout by to šlo. Objednat by to se obávám nešlo.... Ale znám pár lidí na volné noze. Jeden teď maluje pro intel mám pocit.</p>
<p dir="ltr">Co se týče knihoven, tak záleží... Asi bych se vyhnul GlobalFoundries (bývalý Chartered) s těmi jsoú problémy tak nějak obecně. Zkuste napsat MOSISu, co říkají na max f pro danou technologii. </p>
<p dir="ltr">Jinak na P&R s nároky na časování používáme nástroje, které jednotlivá primitiva rozhází a zadrátují a zkontrolují časování. Ručně se to nedělá.</p>
<p dir="ltr">PK</p>
<div class="gmail_quote">Dne 18. 1. 2014 2:23 "Marek Peca" <<a href="mailto:marek@duch.cz">marek@duch.cz</a>> napsal(a):<br type="attribution"><blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex">
<blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex">
Obavam se, ze PDK a DRM se jen tak nepohleda, obvykle to faby nevystavuji,<br>
ale treba se mylim. Jestli jsem dobre pochopil, tak jste z FELu, tak treba<br>
pres univerzitu se to sehnat da.<br>
</blockquote>
<br>
No, uz nejsem, ale snad se tam se mnou na katedre mikroelektroniky budou nadale bavit, uz jsem se jich na par veci ptal. Jsem externe na FJFI, coz je jedno ICO ;-)<br>
<br>
<blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex">
Udelat to nezavisle na vyrobci zrejme pujde, co se tyce layoutu. Nicmene<br>
modely tranzistoru budou odlisne a pokud - opet jestli dobre chapu - se ma<br>
dany obvod provozovat temer na hrane moznosti technologie, tak se obavam,<br>
ze tento pristup uplne k cili nepovede.<br>
</blockquote>
<br>
Pouzivam nejaky SPICE model, zverejneny k danemu procesu samotnym vyrobcem, prave pres MOSIS. Jak moc je to zaruka verohodnosti vysledku, to nevim.<br>
<br>
<blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex">
I kdyz na druhou stranu, pokud neni v planu mit na chipu i analogove obvody, treba odchylka nebude az takova... Osobne, pokud neni tezke ziskat PDK a DRM tak si to zkusit v ruznych technologiich. Pokud to je slozitejsi, tak sehnat jednu a v te to naladit.<br>

</blockquote>
<br>
Slo mi spis o kontakt na nekoho, kdo by mi byl schopen po pohledu moudrym okem na navrh naznacit, jak moc jsem mimo a co si dostudovat. Je fakt, ze obvody jsou dost jednoduche, takova vec, jako "logical effort" se pri navrhu asi moc neuplatni, ale uz treba vedet, jestli netaham nesmyslne hodiny, ci kdovi -- ze treba prechod na 2x tlustsi drat mi pomuze...<br>

Nebo zda neco ziskam, kdyz poedituju D-klopny obvod, ktery zatim pouzivam z cizi knihovny bez uprav. A nebo naopak, ze takovym tuningem neziskam vic nez treba 10% a mam se soustredit na sfazovani hodin. Zkratka, pohled nekoho zkuseneho.<br>

<br>
V FPGA si poradim, ale tohle je pro me dost neznama krajina.<br>
<br>
<blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex">
Mimochodem, jak provadite onu RC extrakci parazit?<br>
</blockquote>
<br>
Pouzivam vestavenou v Electric CADu. Vim, ze ji snad umi jeste Magic, ale nezkousel jsem.<br>
<br>
<blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex">
Figuruje tam spravna vodivost metalizace? Spravna tloustka oxidu (a permitivita) mezi jednotlivymi vrstvami metalizace? To se taky fab od fabu muze lisit.<br>
</blockquote>
<br>
Netusim, diky za tip, o cem se presvedcit.<br>
<br>
<blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex">
Obcas je dobre si dat napajecimu napeti v simulaci nejaky realny vystupni odpor. Ono pak, kdyz vznikaji proudove spicky pri prepinani a napajeni je tazene tenkym dratem, to se clovek nestaci divit, co mu simulace nechytila.<br>

</blockquote>
<br>
Je fakt, ze pruzkum SPICE netlistu se asi vyplati. Zatim jsem do toho, priznam se, nekoukal.<br>
<br>
<blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex">
Nevim jestli existuji rozsireni SPICE, pouzivame ELDO :) A tech SPICE je taky nekolik, ktere to slovo maji v nazvu...  Je potreba se podivat do dokumentace simulatoru, tam by melo byt vse popsane. Funguje to tak, ze se to pusti mnohokrat a z techto mnoho realizaci se pak vysledne vysledky statisticky zpracuji.<br>

</blockquote>
<br>
Aha, vyborne, presne tak jsem si to predstavoval. Asi se vyplati ziskat pristup k ELDO, nebot kdybych si mel zdroje sumu dodelat, vyzadovalo by to asi mnohonasobne vyssi vhled do problematiky a vlozeny cas, a stejne bych to dost pravdepodobne udelal spatne.<br>

<br>
<blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex">
Trva to dlouho, zvlast pokud obvod kmita a je potreba nasbirat dost period na jeden pruchod. Je potreba k tomu mit sumove modely. Namatkou trocha teorie. <a href="http://www.silvaco.com/content/kbase/noise_modeling.pdf" target="_blank">http://www.silvaco.com/<u></u>content/kbase/noise_modeling.<u></u>pdf</a><br>

</blockquote>
<br>
Diky.<br>
<br>
Neni-li to tajne, VLSI kreslite? Kdyby byla na obzoru nejaka zakazka, je mozno navrhove sluzby objednat?<br>
<br>
<br>
ZdraviM.P.<br>
______________________________<u></u>_________________<br>
HW-list mailing list  -  sponsored by <a href="http://www.HW.cz" target="_blank">www.HW.cz</a><br>
<a href="mailto:Hw-list@list.hw.cz" target="_blank">Hw-list@list.hw.cz</a><br>
<a href="http://list.hw.cz/mailman/listinfo/hw-list" target="_blank">http://list.hw.cz/mailman/<u></u>listinfo/hw-list</a><br>
</blockquote></div>