Takze Vam este trochu pomozem, dnes som pozrel nahodou konferu na pandore a Altium podporuje nepriamo aj kreslenie tienacich ringov okolo vodicov. Takze v scheme nadefinovat sirku vodicov a clearance a potom zapnut multiroute.<br>
<br>A.<br><br><br><div class="gmail_quote">Dňa 4. júna 2013 16:17, Andrej Jancura <span dir="ltr"><<a href="mailto:aj.hwlist@gmail.com" target="_blank">aj.hwlist@gmail.com</a>></span> napísal(-a):<br><blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex">
Ked uz chcete robit rozne hogo-fogo featury, tak si rovno zadefinujte na prislusne nety atribut width a dajte si tam prislusny parameter teda hodnotu. Zial pre staticke tienenie nie je v AD prislusny atribut ( ak sa mylim, tak p. Tosovsky ma opravi ). Je to rozhodne pohodlnejsie ako cumakovat do schemy na hrube ciary... Aj ked aj tak sa da. Osobne si skor myslim, ze tam nie su problem nejake parazitne pA do vstupu OZ, ale normalne parazitne vazby tych spojov vykonovej casti a riadiacej elektroniky. A tymi vasimi ringami, ich len minimalizujete. Ale aj to musite vediet, kde a ako ich pripojit na vhodny potencial, aby Vam skutocne tie parazitne kapacity ten layout eliminoval. Trochu som sa navrhu PCB venoval, takze mam aspon trosku sajn o com pisem.<br>
<br></blockquote></div><br>