Dobry vecer,<br><br>nechcem sa do tohoto vlakna moc rypat, pretoze ak mam pravdu povedat, len velmi matne tusim o co ide v tomto vlakne. Ked som to dobre pochopil, problem je v rychlosti nastavovania nejakych bitov na porte pripojenom na jadre Cortexu.<br>
<br>Osobne si myslim, ze tieto veci nie su z pohladu praktickeho designu relevantne, pretoze ak chcete pocitat cykly medzi bit set a bit reset, tak na 168MHz je asi vhodnejsie pouzit FPGA nez tu STM32F4. Druha vec je to, preco je to tak. Povedal by som ze to ma background v emc a aj potencionalnej identifikacii systemu. Aj ked si myslim, ze to jadro ma tak 30 rokov, predsa len pouzivaju sa uz dost vysoke pracovne frekvencie a riesit tuto problematiku nie je jednoducha vec ani v dnesnej dobe. Osobne si  myslim, ze sa tam pouziva viacero netrivialnych technik ovplyvnujucich filozofiu celkoveho navrhu toho procesora cez obvodove riesenia az po rozne vychytavky v layoute. Jednoducho povedane, dali vam 168MHz a dan za to je, ze nevidite do vsetkych detailov. Bud s tym dokazete zit, alebo ich nepouzivajte.  <br>
<br>A.<br><br><br><div class="gmail_quote">Dōa 11. apríl 2013 12:56, milger <span dir="ltr">&lt;<a href="mailto:milger@pobox.sk" target="_blank">milger@pobox.sk</a>&gt;</span> napísal(-a):<br><blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex">
Zda sa, ze tipy mi nevysli...<br>
Kazdopadne rad sa dozviem odpoved ak niekto &quot;zamachruje&quot; rozumnym vysvetlenim.<br>
<br>
Milan<div class="HOEnZb"><div class="h5"><br>
<br>
<br>
On 11. 4. 2013 10:37, Jan Waclawek wrote:<br>
<blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex">
K odhaleniu tychto veci mal sluzit dnesny ranny prispevok. Ale este stale<br>
som z toho jelen.<br>
<br>
Skusil som   while(1) {<br>
     __SEV();<br>
<br>
     GPIOA-&gt;BSRRL = (1 SHL 2);<br>
     __SEV();<br>
     GPIOA-&gt;ODR = ~(1 SHL 2);<br>
     __SEV();<br>
     GPIOA-&gt;BSRRL = (1 SHL 2);<br>
     __SEV();<br>
     GPIOA-&gt;ODR = ~(1 SHL 2);<br>
     __SEV();<br>
     GPIOA-&gt;BSRRL = (1 SHL 2);<br>
     __SEV();<br>
     GPIOA-&gt;ODR = ~(1 SHL 2);<br>
<br>
     __SEV();<br>
     __SEV();<br>
     __SEV();<br>
     __SEV();<br>
     __SEV();<br>
     __SEV();<br>
<br>
     GPIOA-&gt;BSRRH = (1 SHL 2);<br>
     __SEV();<br>
     GPIOA-&gt;ODR = 1 SHL 2;<br>
     __SEV();<br>
     GPIOA-&gt;BSRRH = (1 SHL 2);<br>
     __SEV();<br>
     GPIOA-&gt;ODR = 1 SHL 2;<br>
     __SEV();<br>
     GPIOA-&gt;BSRRH = (1 SHL 2);<br>
     __SEV();<br>
     GPIOA-&gt;ODR = 1 SHL 2;<br>
<br>
     __NOP();<br>
     __NOP();<br>
     __NOP();<br>
     __NOP();<br>
     __NOP();<br>
     __NOP();<br>
   }<br>
<br>
<br>
<a href="http://www.efton.sk/STM32/r3.png" target="_blank">http://www.efton.sk/STM32/r3.<u></u>png</a><br>
<br>
<br>
wek<br>
<br>
<br>
----- Original Message ---------------<br>
<blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex">
To je hodne poucne, len ma napadlo ci by bol rovnaky vysledok aj pri<br>
impuze opacnej polarity, t.j. najskor &quot;0&quot; potom &quot;1&quot;?<br>
Take male percento na objasnenie tejto zahady by som tipol na rozne<br>
riesenu logiku pre SET a RESET. V tom zmysle ze oneskorenie je rozne.<br>
A dalsie male percento na vysvetlenie typu &quot;ak zmena sa tyka rovnakej<br>
logiky(bitov) ako naposledy, usetrime jeden takt na oneskoreni lebo<br>
nemusime nieco robit&quot;. To by sa asi dalo tak isto otestovat.<br>
<br>
<br>
Milan<br>
<br>
On 10. 4. 2013 15:21, Jan Waclawek wrote:<br>
<blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex"><blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex">
SEV je vykonana okamzite, takze potrebujete-li nejak zobrazit<br>
casovou vzdalenost mezi dvema udalostmi, SEV reaguje rychleji (ale trva 1<br>
HCLK!) nez zapis na port.<br>
</blockquote>
Tak som si to vyskusal.<br>
<br>
<a href="http://www.efton.sk/STM32/r.png" target="_blank">http://www.efton.sk/STM32/r.<u></u>png</a><br>
<a href="http://www.efton.sk/STM32/r.c" target="_blank">http://www.efton.sk/STM32/r.c</a><br>
<br>
Hore su tie dva SEV, v strede su tie dva zapisy na port (jeden do<br>
nastavovacieho registra, druhy do nulovacieho, t.j. BSRRL/BSRRH), dole su<br>
hodiny (HCLK).<br>
<br>
Ten posun zapisu na port voci tym SEV, a najma vzajomny posun tych dvoch<br>
zapisov na port - zapisy su od seba vzdialene minimalne 2 clocky vdaka<br>
tomu SEV vlozenemu medzi nimi, ale pulz je dlhy len 1 clock - to vsetko je<br>
poucne.<br>
<br>
wek<br>
<br>
</blockquote></blockquote>
______________________________<u></u>_________________<br>
HW-list mailing list  -  sponsored by <a href="http://www.HW.cz" target="_blank">www.HW.cz</a><br>
<a href="mailto:Hw-list@list.hw.cz" target="_blank">Hw-list@list.hw.cz</a><br>
<a href="http://list.hw.cz/mailman/listinfo/hw-list" target="_blank">http://list.hw.cz/mailman/<u></u>listinfo/hw-list</a><br>
</blockquote>
<br>
______________________________<u></u>_________________<br>
HW-list mailing list  -  sponsored by <a href="http://www.HW.cz" target="_blank">www.HW.cz</a><br>
<a href="mailto:Hw-list@list.hw.cz" target="_blank">Hw-list@list.hw.cz</a><br>
<a href="http://list.hw.cz/mailman/listinfo/hw-list" target="_blank">http://list.hw.cz/mailman/<u></u>listinfo/hw-list</a><br>
</div></div></blockquote></div><br>