<html>
<head>
<meta content="text/html; charset=ISO-8859-2"
http-equiv="Content-Type">
</head>
<body bgcolor="#FFFFFF" text="#000000">
<div class="moz-cite-prefix">Pro asynchronní signály se hrana se se
dobře detekuje pomocí XOR mezi signálem a signálem zpožděným o
jeden takt (zpoždění se provede Déčkem). Pokud je první v log. 1
druhý v log. 0 jde o vzestupnou hranu a obdobně pro sestupnou.
Podmínka je, že hodiny jsou dostatečně rychlé.<br>
<br>
Ještě je dobré (pokud to zadání jen trochu umožňuje) dát na vstup
1-3 Déčka za účelem synchronizace a odstranění případné
metastability. To samé platí i pro výstup.<br>
<br>
Věci okolo IO pinů se obvykle řeší vložením speciální komponenty
pro daný IO (tyto komponenty jsou uvedeny v nápovědě/manuálu)
a/nebo specifikací v UCF souboru (ten se dá naklikat nebo zadat
ručně jako textový soubor).<br>
<br>
Ondřej<br>
<br>
Dne 3.7.2012 15:40, Posel Liptakov napsal(a):<br>
</div>
<blockquote
cite="mid:CANFTac5SHi-oS4qwcpfBGfte8yUkaVSx6=sNaanzYhmcoxtwCw@mail.gmail.com"
type="cite">Dekuji vsem za reakce. <br>
S zabudanim nemam problem, spise naopak zabudam i to co bych si
rad pamatoval :-)<br>
<br>
Aktualne se snazim prijit na veci jako.<br>
jak ve VHDL napisu neco jako Slope control, tedy obvod,ktery
podle stavu vstupu control bude na vystupu reagovat na nabeznou
nebo sestupnou hranu na vstupu? <br>
Nebo jak se konfiguruji veci vazane na konkretni obvod , treba jak
nakonfuguruji vstupy u Spartana jako dferencialni?<br>
<br>
Martin<br>
<br>
<br>
<br>
<br>
<br>
no pokial ste zaciatocnik tak uplne prva vec ktoru musite urobit
je zabudnut na vsetky hradla a na to ako sa veci lepia dokopy z
diskretnych hradiel.
Pokial sa nebavime o velmi specialnych aplikaciach tak FPGA sa
programuju v jazyku ktory popisuje hardware (napriklad to VHDL) a
o implementaciu na uroven logiky sa stara kompilator a ostatne
nastroje.
Na mensie veci pouzivam Spartan 3An 400k a miesta je tam az
prekvapujuco vela. Na to co ste popisali bude velmi pravdepodobne
stacit aj ten 50k. Robi sa to tak ze sa napise dizajn, date to
skompilovat do velkej verzie, uvidite kolko zdrojov to potrebuje a
vyberiete najblizsi vhodny vacsi cip.
Podla toho ako rychlo chcete aby to bezalo moze stacit aj cip
naplneny na 95% ale moze sa stat ze pre vyssie rychlosti to
nenamapujete ani pri 50% naplneni.
b.
On 6/29/2012 13:22, Posel Liptakov wrote:
><i> Dobry den,
</i>><i> v jednom projektu budu nejspise muset pouzit FPGA,
snazim se do
</i>><i> problematiky trochu proniknout, ale popravde v tom
plavu jak lodni delo
</i>><i> bez lode.
</i>><i> Kdysi jsem dostal darem vyvojovou desku Spartan 3A od
AVNET
</i>><i> <a moz-do-not-send="true"
href="http://www.files.em.avnet.com/files/177/xlx_s3a_evl_ug_rev2_112008.pdf">http://www.files.em.avnet.com/files/177/xlx_s3a_evl_ug_rev2_112008.pdf</a>
</i>><i> vytahl jsme ji ze skrine, oprasil a nainstaloval
webpack ISE 14.1,
</i>><i> objednal jsem JTAG programator a v mezi case si trochu
hraji s "ISE".
</i>><i> Nyni jsme ve stavu kdy dokazu v VHDL napast hradlo
nebo z templates
</i>><i> prepsat citac, Prelozim a s trochou usili a stesti se
mi podari vysledek
</i>><i> odsimulovat v PC.
</i>><i> Dale ovsem tak trochu tapu a nevim jak dal?
</i>><i>
</i>><i> - chybi mi nejaky komplexnejsi tutorial v kterm by se
slo od meho hradla
</i>><i> k nejakemu komplexnejsimu projektu
</i>><i> - chybi mi vzorovy navrh hw z ktereho bych videl
minimalisticke
</i>><i> doporucene zapojeni Smartan 3A, idelane j SPI FLash a
i bez Flash a s
</i>><i> nahravanim dat z MCU
</i>><i> - chybi mi nejaky dotazenejsi kurz VHDL, zatim jsme
zvlasne v cestine
</i>><i> nasel jen pokusy ,ktere skoncili drive nez zacaly
</i>><i> - chybi mi predstava co jeste jde narvat do Sparran 3A
50k nebo 200k,
</i>><i> neumim si pod poctem hradel v obvodu predstavit nic
konkretnejsiho, tedy
</i>><i> me predstavy konci u desitek hradel :-)
</i>><i>
</i>><i> To ceho bych rad v tomto konkretnim pripade dosahl je
zhruba. Zakladni
</i>><i> blok, dva 32bit citace pospojavane nejakou logikou,
jedna
</i>><i> programovatelna delicka hodin 1,2,4,8, takovych bloku
potrebuji 8. Plus
</i>><i> nejake seriove nebo 8bit paralelni rozhrani pres ktere
budu moci
</i>><i> nastavovat delicky a cit respektive nastavovat citace.
</i>><i> V pripade rozhrani vubec nemam predstavu jak na to.
</i>><i> Cekal jsem, ze soucasti ISE bude knihovna "hotovych"
rozhrany, jako I2C,
</i>><i> SPI, CAN atd. ale nic jsem nenasel, respektive nasel
jsem IP (k memu
</i>><i> velkemu prekvapeni to neni protokol , ale Intellectual
Property
</i>><i> <<a moz-do-not-send="true"
href="http://www.xilinx.com/products/intellectual-property/">http://www.xilinx.com/products/intellectual-property/</a>>)
kde nejspise
</i>><i> lze takoce veci koupit.
</i>><i>
</i>><i> Zkratka uvitam kazde doporuceni a odkaz jak zacit
</i>><i>
</i>><i> Martin
</i>><i>
</i>><i>
</i>><i> _______________________________________________
</i>><i> HW-list mailing list - sponsored by <a
moz-do-not-send="true" href="http://www.HW.cz">www.HW.cz</a>
</i>><i> <a moz-do-not-send="true"
href="http://list.hw.cz/mailman/listinfo/hw-list">Hw-list na
list.hw.cz</a>
</i>><i> <a moz-do-not-send="true"
href="http://list.hw.cz/mailman/listinfo/hw-list">http://list.hw.cz/mailman/listinfo/hw-list</a>
</i>><i>
</i><br>
<br>
<fieldset class="mimeAttachmentHeader"></fieldset>
<br>
<pre wrap="">_______________________________________________
HW-list mailing list - sponsored by <a class="moz-txt-link-abbreviated" href="http://www.HW.cz">www.HW.cz</a>
<a class="moz-txt-link-abbreviated" href="mailto:Hw-list@list.hw.cz">Hw-list@list.hw.cz</a>
<a class="moz-txt-link-freetext" href="http://list.hw.cz/mailman/listinfo/hw-list">http://list.hw.cz/mailman/listinfo/hw-list</a>
</pre>
</blockquote>
<br>
<br>
</body>
</html>