<div>--No, zhodou okolnosti, kedze u citania sa data zachytavaju do registra CPLD tou istou hranou hodin ktorou sa zhadzuje /OE (a nahadzuje /WR), oneskorenie /OE a vstupnych dat je vlastne len dobre... ;-)<br></div>
<div>No to ano, ak to oneskorenie nebude prilis velke /SRAM potrebuje na data 10ns + to oneskorenie.../, ktovie ci uz precita tie spravne ze ;-)</div>
<div> </div>
<div><br>--Nesuhlasim. Ako kazdy zjednodusujuci navod ktory zbavuje povinnosti mysliet, aj toto je dobre len do urcitej miery, a tu je podla mna presne aplikacia co vyzaduje nieco ine, a aj som uz pisal, co (skratit /WR na pol periody hodin).</div>
<div> </div>
<div>No ale 72MHz to je 13.88ns ak ho skrati na polovicu, dostane sa pod 7ns co nesplna sirku /WR pre uvedenu 10ns SRAM ;-)</div>
<div> </div>
<div> </div>
<div>--Ja chapem Vasu fascinaciu modernou technikou a faktom je, ze do tych FPGA sa investuje viac a maju aj ozaj zaujimave vlastnosti, napr. zabudovane RAM, PLL, oneskorovacie linky apod. Na druhej strane vsak je otazne, co z toho a akym sposobom sa da v amaterskych podmienkach (citaj: so softom zadarmo a s obmedzenym casom na naucenie sa ovladat ho naozaj tak, aby clovek vedel co robi) vyuzit - to neviem a uprimne povedane ma to ani nezaujima. Na tretej strane to cislo 200MHz alebo nech to uz je kolkokolvek je impozantne, ale je to len cislo z farebneho katalogu ktore s nejakymi skutocnymi parametrami aplikacie ma spolocne len maloco. Na stvrtej strane je tiez otazne, nakolko sa s tymi free nastrojmi daju tie skutocne parametre ovplyvnit... No, proste je toho vela. Tie starucke CPLD su v tomto ohlade o triedu jednoduchsie a poskytuju vyrazne menej priestoru na zasadnejsi omyl.<br>
</div>
<div>Ja som dost konzervativny typ, ale hold pokrok nezastavis.</div>
<div><br> </div>
<div>--No, a toto tiez nesuhlasim. Naopak, treba kreslit, merat, experimentovat, analyzovat, a najma mysliet, mysliet, mysliet... :-)</div>
<div> </div>
<div>Tak to musim suhlasit, ale mal by aj dufat ze sa to podari, lebo ten HW optimalny nie je a aj neistota vysledku a opakovatelnosti je znacna</div>
<div> </div>
<div> </div>
<div> </div>
<div>Milan <br></div>
<div class="gmail_quote">2011/6/17 Jan Waclawek <span dir="ltr"><<a href="mailto:konfera@efton.sk">konfera@efton.sk</a>></span><br>
<blockquote style="BORDER-LEFT: #ccc 1px solid; MARGIN: 0px 0px 0px 0.8ex; PADDING-LEFT: 1ex" class="gmail_quote">
<div class="im">> napr. citanie dat do FPGA /5ns/ co pri cykle SRAM 10ns nemusi byt na 100MHz<br>> jednoducho realizovatelne, ked zvazime oneskorenia vystupnych signalov na<br>> riadiace piny SRAM /OE/, vstupne oneskorenia DAT do FPGA...<br>
<br></div>No, zhodou okolnosti, kedze u citania sa data zachytavaju do registra CPLD tou istou hranou hodin ktorou sa zhadzuje /OE (a nahadzuje /WR), oneskorenie /OE a vstupnych dat je vlastne len dobre... ;-)<br>
<div class="im"><br>> Je mi jasne ze tato nasa rozprava nijako nepomaha problem riesit, ale fakt<br>> je ze FPGA dava viacej moznosti.<br><br></div>Ja chapem Vasu fascinaciu modernou technikou a faktom je, ze do tych FPGA sa investuje viac a maju aj ozaj zaujimave vlastnosti, napr. zabudovane RAM, PLL, oneskorovacie linky apod. Na druhej strane vsak je otazne, co z toho a akym sposobom sa da v amaterskych podmienkach (citaj: so softom zadarmo a s obmedzenym casom na naucenie sa ovladat ho naozaj tak, aby clovek vedel co robi) vyuzit - to neviem a uprimne povedane ma to ani nezaujima. Na tretej strane to cislo 200MHz alebo nech to uz je kolkokolvek je impozantne, ale je to len cislo z farebneho katalogu ktore s nejakymi skutocnymi parametrami aplikacie ma spolocne len maloco. Na stvrtej strane je tiez otazne, nakolko sa s tymi free nastrojmi daju tie skutocne parametre ovplyvnit... No, proste je toho vela. Tie starucke CPLD su v tomto ohlade o triedu jednoduchsie a poskytuju vyrazne menej priestoru na zasadnejsi omyl.<br>
<div class="im"><br>> Jedine co mozem pre dane riesenie s CPLD realne poradit je myslim tato veta:<br>> Plne synchronny navrh,<br><br></div>Nesuhlasim. Ako kazdy zjednodusujuci navod ktory zbavuje povinnosti mysliet, aj toto je dobre len do urcitej miery, a tu je podla mna presne aplikacia co vyzaduje nieco ine, a aj som uz pisal, co (skratit /WR na pol periody hodin).<br>
<br>> [treba] dufat...<br><br>No, a toto tiez nesuhlasim. Naopak, treba kreslit, merat, experimentovat, analyzovat, a najma mysliet, mysliet, mysliet... :-)<br><br>wek<br>
<div>
<div></div>
<div class="h5">_______________________________________________<br>HW-list mailing list - sponsored by <a href="http://www.hw.cz/" target="_blank">www.HW.cz</a><br><a href="mailto:Hw-list@list.hw.cz">Hw-list@list.hw.cz</a><br>
<a href="http://list.hw.cz/mailman/listinfo/hw-list" target="_blank">http://list.hw.cz/mailman/listinfo/hw-list</a><br></div></div></blockquote></div><br>