<html><body>No moc Vam neporadim, akurat si myslim, ze robit to s 95144 je trochu neprakticke... Ovela lahsie by sa Vam to urobilo s najmensim Spartanom, ked uz nic ine, mate v tom RAM-ku a PLL na zrychlenie hodin. Takze by ste mohol zvolit iny pristup pri navrhuju algoritmu a nie sa trapit s obmedzenym CPLD... Ono treba asi zvazit aj komplexnost a mat predstavu o realizacii uz pri vybere a navrhu hardware. Takto sa trapite a vysledok je neisty.<br><br>A.<br><br><br>On Wed, 15 Jun 2011 13:43:56 +0200<br> "Milan" <milger@pobox.sk> wrote:<br>> Takze takto ,<br>> <br>> Teoreticke zadanie a rozbor:<br>> idete na hodinach 50MHz, tocite to na 2b.citaci takze to <br>>opakujete12.5MHz<br>> potrebujete 36*2MHz, takze na2b.citaci to pojde 18MHz<br>> 10ns SRAM potrebujete min. (15ns+prechodove javy na datovej <br>>zbernici)*2 coz mi realne vychadza 40ns, t.j 4 operacie za 40ns<br>> <br>> Teoreticky zaver:<br>> Je to realizovatelne! Otazka je, ci na
danom HW? Nepozname cely <br>>navrh...<br>> <br>> Teoreticke rady:<br>> 1/ Ak je potrebne vyposuvat oneskorenia, u CPLD sa to da aj <br>>asynchronne. Napr. vystupny signal pretiahnete cez hradlo s log. <br>>funkciou ktora nic nemeni iba vnasa oneskorenie, tak aby to <br>>syntetizator nedokazal optimalizovat /napr. OR so vstupnym signalom v <br>>L/. Ale je to narocny sposob a vysledok sa bude po kazdom <br>>preroutovani menit.<br>> 2/ Pracujete na 25ns hodinach, lepsie bude byt co najrychlejsi /2x <br>>4x rychlejsi/ a jednotlive signaly nacasovat presnejsie /2x 4x.../. <br>>Nemusite hned prekladat oscilator, mozno bude stacit pracovat s oboma <br>>hranami hodin a budete 2x presnejsi /i ked neviem ci to CPLD 95144 <br>>umoznuje/. Ono je rozdiel nieco nastavovat s krokom 25ns alebo <br>>12.5ns...<br>> 3/ Vsetky signaly na SRAM riesit synchronne. Priamy vystup z <br>>klopneho obvodu /neviem ako CPLD 95144 ,ale su obvody ktore ma
ju <br>>rychly klopak priamo v IO bunke/. Tohto by som sa vyvaroval /okrem <br>>bodu1/ :<br>> -- iRAM_WR <= not vgaCTCH(0);<br>> -- RAM_OE <= not iRAM_WR;<br>> <br>> Teoreticky dodatok:<br>> Nemyslim ze sa tu najde niekto kto to lepsie napise a odladi miesto <br>>Vas. Ale su tu ludia co Vas aspon nasmeruju....<br>> <br>> <br>> Milan<br>> <br>> <br>> <br>> <br>> ----- Original Message ----- From: <hw@itherm.cz><br>> To: "HW-news" <hw-list@list.hw.cz><br>> Sent: Wednesday, June 15, 2011 12:00 PM<br>> Subject: Re: obsluha pameti - VHDL<br>> <br>> <br>> rozumite tomu dobre a jak rikam na 640x480 pixel clock 25MHz to beha<br>> <br>> otazka zni, jit do rychlejsi SRAMky, nebo by sla ta obsluha udelat <br>>nejak<br>> chytrej? (myslim postup pri prevodu vektoru na rastry)<br>> <br>> druha mozna zasadnejsi jak korektne pristupovat k tech signalum pro <br>>SRAM,<br>> tzn jak to mam se mi to
vubec nelibi, ale neumim to lip napsat :-(<br>> <br>> Pavel<br>> <br>> <br>> <br>> <br>> ----- Original Message ----- From: Milan<br>> To: HW-news<br>> Sent: Wednesday, June 15, 2011 11:42 AM<br>> Subject: Re: obsluha pameti - VHDL<br>> <br>> <br>> Ak je ta SRAM 10ns, tak na dane operacie potrebujete min. <br>>(15ns+prechodove<br>> javy na datovej zbernici)*2 coz mi realne vychadza 40ns > 36MHz???<br>> Ale mozno niecomu nerozumiem a mozem sa aj mylit...<br>> <br>> Milan<br>> ----- Original Message ----- From: Milan<br>> To: HW-news<br>> Sent: Wednesday, June 15, 2011 11:27 AM<br>> Subject: Re: obsluha pameti - VHDL<br>> <br>> <br>> Nie celkom rozumiem, 4 operacie /4cykly/ s SRAM rychlostou 36MHz? <br>>Aka je ta<br>> SRAM rychla?<br>> Mozno by bol dobry zdrojak...<br>> <br>> Milan<br>> ----- Original Message ----- From: hw@itherm.cz<br>> To: Hw-list@list.hw.cz<br>> Sent: Wedn
esday, June 15, 2011 10:45 AM<br>> Subject: obsluha pameti - VHDL<br>> <br>> <br>> kdyz je tady takovy klid, tak mi snad nekdo pomuze pri boji s CPLD, <br>>VHDL,<br>> SRAMkou.<br>> <br>> resim zarizeni ktere prevadi vektorovy obraz na klasicky VGA. <br>>(vstupem je<br>> X,Y, jas, vystup VGA)<br>> v zarizeni je CPLD 95144, ram AS7C34098A, rychle AD prevodniky., <br>>oscilator<br>> na 50MHz pripadne 80MHz<br>> <br>> podarilo se mi nejak odladit zdrojak pro generovani 640x480 pri 60Hz<br>> chtel bych se ale presunout na 800x600 pri 56Hz<br>> <br>> to co mi nejde je jak ciste vyresit rizeni te SRAM aby se vse <br>>stihalo a<br>> stihala to i SRAM<br>> <br>> delaji se totiz 2x2 veci:<br>> - cte se z ram pro VGA<br>> - maze se snimek kam se bude priste kreslit (tyto dve operace se <br>>dalaji na<br>> stejne adrese, jen v hornich/dolnich 8 bitech)<br>> - cte se obsah na adrese podle AD<br>> - zapis
uje se podle AD (cteni je nutne z duvodu toho ze pro pixel se <br>>pouziva<br>> vzdy jen polovina byte)<br>> <br>> 640x480 ma pixelclock 25MHz, 800x600 ma uz pixelclock 36MHz<br>> <br>> neporadi nekdo jak obsluhovat tu SRAM? zdrojak ve VHDL muzu klidne <br>>prilozit<br>> <br>> Pavel<br>> <br>> <br>> <br>> <br>> <br>> <br>> <br>> _______________________________________________<br>> HW-list mailing list - sponsored by www.HW.cz<br>> Hw-list@list.hw.cz<br>> http://list.hw.cz/mailman/listinfo/hw-list<br>> <br>> <br>> <br>> <br>> _______________________________________________<br>> HW-list mailing list - sponsored by www.HW.cz<br>> Hw-list@list.hw.cz<br>> http://list.hw.cz/mailman/listinfo/hw-list<br>> <br>> <br>> <br>> <br>> _______________________________________________<br>> HW-list mailing list - sponsored by www.HW.cz<br>> Hw-list@list.hw.cz<br>> http://list.hw.c
z/mailman/listinfo/hw-list<br>> <br>> _______________________________________________<br>> HW-list mailing list - sponsored by www.HW.cz<br>> Hw-list@list.hw.cz<br>> http://list.hw.cz/mailman/listinfo/hw-list <br>> _______________________________________________<br>> HW-list mailing list - sponsored by www.HW.cz<br>> Hw-list@list.hw.cz<br>> http://list.hw.cz/mailman/listinfo/hw-list<br></hw-list@list.hw.cz></hw@itherm.cz></milger@pobox.sk></body></html>