Problem je, ze place&amp;route nemuze udelat bez zverejneni detailu architektury obvodu nikdo jiny nez vyrobce. Proto neexsituje univerzalni prostredi.<br>Nicmene urcite lze pouzit oblibene univerzalni ide, psat si v nem VHDL/Verilog a pomoci prikazovych radku to pak prelozit. Poud bude napsan test bench tak,ze se ma vysledek simulace zkontrolovat proti predpokladanym vysledkum(a ty budou spravne), tak se mozna obejdete i bez vyseldku simulaci v graficke podobe. Ale porad je tu nutnost mit naistalovane originalni prostredi aby bylo kde brat prikazy do radky a spoustu info souboru potrebnych pro preklad a simulaci po place&amp;route.<br>
<br>PK<br><br><div class="gmail_quote">Dne 11. březen 2009 1:20  <span dir="ltr">&lt;<a href="mailto:j.Krajinka@seznam.cz">j.Krajinka@seznam.cz</a>&gt;</span> napsal(a):<br><blockquote class="gmail_quote" style="border-left: 1px solid rgb(204, 204, 204); margin: 0pt 0pt 0pt 0.8ex; padding-left: 1ex;">
Koukal jsem na aktualni nabidku CPLD, presneji malych obvodu z teto kategorie a i kdyz jsem se puvodne soustredil na obvody Xilinx  prijde mi, ze v teto oblasti maji navrch firmy Altera a mozna i Lattice.<br>
<br>
Xilinx ma snad jen radu XC9500XL s tim, ze rychlost je v lepsim pripade 10ns, podle nabidky TME v ceniku 47 obvodu<br>
Altera ma radu MAC 3000A a Max II rychlost i 4ns, TME ma podstatne sirsi nabidku<br>
Lattice rady ispMach a MachXO, opet se zdaji rychlejsi.<br>
Je to tak nebo se pletu a TME neni vhodny srovnavaci dodavatel?<br>
<br>
Jake obvody pouzivate, myslim bezne obvody na jednoduchou logiku, tezko to necim ohranicovat, tak snad cenou za  rekneme do 100,  200 a  pak do 600Kc/ks?<br>
<br>
Abych si udelal predstavu, jaka je asi tak spotreba hradel, pokud budu chtit realizovat neco jako 74HC590 v CPLD?<br>
Jaka asi bude spotreba hradel na kompletni 32 bit citac/casovac  s seriove vycitatelnym bufferem a trochou trigrovaci logiky kolem?<br>
<br>
Tim se vracim k vyvojovym nastrojum, chtel jsme se podivat na ISE Webpack, ale zjisitl jsem, ze nepodporuje 64bit Visty, na internetu lze sice najit plnou ISE Design Suite 10.1, ktera jiz 64bit OS podporuje, ale ma 5GB a jde jen o prostredi jen pro Xilinx.<br>

<br>
Nevim jake prostredi ma Altera a Lattice, ale rikam si, ze by melo byt neco co podporuje vse, aby clovek nemusel mit x prostredi a neustale prechazet.<br>
Co na to profesionalove, ja vim ti skutecni pouzivaji vi, ale treba ne vsichni :-).<br>
<br>
Posledni otazka, JTAG. Nechce se mi kupovat dalsi jednoucelovy bazmek, primitivni programatory na LPT se mi moc stavet nechce, nemam v PC LPT. Patral jsem zda nelze pouzit neco z toho co mam doma a tvrdi o sobe, ze je JTAG/USB, ale nikde jsem nenasel, zadnou specifikaci, co ze musi prislusne JTAG umet/splnovat, aby chodil s temito IC, respektive IDE pro ne.<br>

<br>
<br>
Dekuji<br>
<br>
Jirka<br>
<br>
<br>
<br>
_______________________________________________<br>
HW-list mailing list  -  sponsored by <a href="http://www.HW.cz" target="_blank">www.HW.cz</a><br>
<a href="mailto:Hw-list@list.hw.cz">Hw-list@list.hw.cz</a><br>
<a href="http://list.hw.cz/mailman/listinfo/hw-list" target="_blank">http://list.hw.cz/mailman/listinfo/hw-list</a><br>
</blockquote></div><br>