<div><div><br>Otazka bokem - proc ten spoj musi silene obkrouzit celou desku a pak se<br> vratit temer na to same misto? Jakto ze se uprostred muze odbocit do<br> konvertoru na TTL? Mel jsem za to ze signal se muze odebirat jen na<br>
konci vedeni u terminace.<br>>>>>>>>><br>Signal se nemusi odebirat na konci (jak by se jinak mohly vyrabet ruzne industrialni backplany jako compactpci/vme?). Je potreba jenom zajistit aby stub (viz google) z toho vedeni byl dostatecne kratky v porovnani s vlnovou delkou a aby to co na to pripojujes melo vysokou impedanci (i na vysokych frekvencich. Pokud neni, tak se davaji jeste do serie s tim svabem vpravo nahore cca 470R odpory aby se ta impedance zvetsila). Jinak ten spoj je kvuli mechanickemu provedeni karty. Ta cast co neni videt je SMA konektor s bufferem ktery vede na osciloskop. Samozrejme takova vedeni nemohou byt nikdy zapojena do hvezdy, vzdycky se musi tahnout pres vsechny receivery kontinualne (stejne jako za starych casu BNC kabel na zasitovani pocitacu :). To je ten duvod proc to vede pres celou desku.<br>
<br> </div>Mohl bych jeste videt detail te terminace? Jestli to je na te spodni<br></div>
strane, tak tam nevidim misto kde by se pripojoval druhy signal paru,<br>
jsou tam jen videt plosky, nejspis prave na 4 terminacni odpory, ale<br>
nevede to nikam.<br>>>>>>>>><br>ano, to je spravne. ten druhy signal neni vubec pripojeny. Je tam pouze z 'historickych' duvodu - tedy v predchozi verzi jsem vyuzival oba dva signaly na PECL->TTL, pak jsem zjistil ze muj uzasny PECL->TTL nestiha nejak prevadet a ze FPGA uz vubec nestiha prebirat signal, takze jsem modifikoval zapojeni tak, ze pouzivam RS flipflop ktery nastavuju timhle signalem a resetuju pres FPGA synchronnim ze 100MHz hodinama. Tento integrac co je tam pripojeny je ECL RS flip-flop, kde jeden z tech signalu je pripojeny na CLK toho obvodu. Vzhledem k tomu ze ten obvod nema diferencialni ECL CLK, pouziva se jenom jeden signal. Ty ctyri placky u toho obvodu jsou terminacni odpory ktere jsou na druhe strane propojene propojkama na 3V3 a GND ve vnitrnich vrstvach<br>
<br>Jestli si spravne<br>
pamatuju tak mensi prumer via = mensi indukcnost. Spravne? Proto jsi mi<br>
rikal ze je mam prilis velke?<br>>>>>>>>>><br>Rikal jsem velke protoze v pomeru k sile vedeni je to jako pest na oko. Jinak s tou indukcnosti je to o dost slozitejsi,<br>viz:<br><a href="http://belohrad.web.cern.ch/belohrad/01349962.pdf">http://belohrad.web.cern.ch/belohrad/01349962.pdf</a><br>
(pozn: asi bych to nemel davat tak verejne kdyz je to placena sluzba, takze to vecer smaznu)<br><br><br>