Budoucnost FPGA

[Jaromir Sukuba]

Samozrejme ze nema.
Vyrobcovia FPGA (a nielen oni) su na svoje IP dost haklivi a dost
konzervativni, co znamena ze konfiguracne bitstreamy nie su
zdokumentovane ** a teda FOSS komunita sa nemala coho chytit. Je to
nieco ako mat procesor bez zdokumentovanej instrukcnej sady -
kompilator sa bude tazko pisat/portovat. Bezne k FPGA nedostanete nic
viac nez "tu je 10GB instalator, nainstalujes si to, zadas HDL subory
a ono to vypluje bitstream". Tato mentalita sa drzi nielen u velkych
PLD (vlastne u cohokolvek co je vacsie nez GAL22V10) ale aj u mensich
PLD vnutri jednocipov - napriklad vsetky tie x51- a ARM- Cypressy maju
tieto detaily bud nedostupne alebo dost dobre ukryte. Pocita sa s tym,
ze si opat stiahnete IDE a "tam sa to naklika". Darmo mate k tomu
ARM-u GCC ked mu nedokazete poriadne obsluzit periferie. Vyrobcovia
kremiku na potreby minoritneho uzivatela skratka zvysoka kaslu,
potrebuju predavat kremik masovym vyrobcom elektroniky, kde sa na
nejake principy az tak velmi nepozera.

** Jedina mne znama vynimka je projekt IceStorm
http://www.clifford.at/icestorm/ kde je bitstream Lattice iCE40 FPGA
reverznuty a k nemu su dopasovane open-source Verilog systetizator a
router. Velmi pekny projekt, skusal som ho s jednoduchsimi projektami
a funguje to bez zavahania. Blbost typu ALU so styrmi funkciami sa na
dvojjadrovom celerone zosyntetizuje/napali rychlejsie nez trebars v
Quartus-e na stvorjadrovom i7. Neviem ako by to porovnanie vyslo pre
velke projekty.



2017-06-09 6:15 GMT+02:00 Jaroslav Buchta <jaroslav.buchta na hascomp.cz>:
> ... a jeste u FPGA ktere nema free nastroje...