digitalni zpracovani signalu z anteny

[Miroslav Mraz]

Principiálně by to mělo jít počítat i na Cortex-M0 i s tím vestavěným AD 
převodníkem. Třeba Goertzelův algoritmus by si to mohl "vytáhnout" z 
šumu i když se nezdá, že by na to měl ten převodník dostatečné 
rozlišení. Nakonec sigma-delta převodník má základ 1-bitový převodník a 
zbytek je jen digitální zpracování. Je tam ale jiný problém - fázový šum 
hodin pro vzorkování. Na to je to hodně citlivé, zkoušel jsem HDO - to 
je o hodně níž - asi 200 Hz a fakt se s tím musí dost laborovat aby z 
toho lezl užitečný signál. DCF jsem zkoušel také - jen LC obvod s 
feritkou, oddělený BF245, vzorkování 200 kHz, ale nic rozumného mi z 
toho nevylezlo. Ale bylo v tom moc neznámých faktorů - nevím ani jestli 
je tu vůbec signál, generátor 77.5 kHz se mi nechtělo dělat a nějak 
měřit ten fázový šum taky nejsem schopen. A pak to DCF má ještě zmíněnou 
fázovou modulaci a čert ví, co to s tím může dělat.
Ale pokud máte vybavení zkusil bych to napřed zavést přímo do nějaké 
lepší zvukovky, která umí 192 kHz a vidělo by se.

Mrazík

Dne 3.9.2015 v 10:42 Vláďa Anděl napsal(a):
> V mém případě asi filtry SAW a cívky na desce nehrozí, protože se tady
> jedná o kmitočet 77,5 KHz. Zrovna tak DAC 100 MS/s by byl poněkud mimo.
> Je fakt že přidáním další cívky bych prakticky zbavil nízkofrekvenčního
> rušení, které se do feritky indukuje z okolních elektroinstalací
> nezávisle na její rezonanci. Asi by úplně stačila nějaká SMD cívka za
> pár stříbrných, stačilo by omezit Q na hodnotu, kdy nebudou vadit
> tolerance L a C. Ale měla by být bezrozptylová, aby se nevázala s feritkou.
> Další omezení, které bych chtěl dodržet, aby přijímač uživila sériová
> linka. Teď mi zatím celý přijímač bere asi 2 mA, z toho vlastní
> přijímačový obvod bere pod 10 uA. Tohle jsou zase přednosti toho analogu :-)
> Pak v původním přijímači mám časování procesoru udělané tak, aby se ve
> spektru napájecího proudu (střídání IDL a aktivního režimu)
> nevyskytovalo 77,5 KHz. To snad ale nebude problém dodržet. Vlastně s
> tím aby to nerušilo přijímač, jsem počítal jak při návrhu HW, tak i SW
> a  to mi umožnilo dát do malé krabičky procesor do blízkosti feritky bez
> snížení citlivosti přijímače a to teď budu řešit znova.
>
> Ještě s tou další filtrací - když jsem dělal čítač s krystalem
> synchronizovaným na DCF, dělal jsem šířku pásma přijímače jen 3 Hz, aby
> se pokryla tolerance krystalů. Časové značky to téměř vymaže. Citlivost
> přijímače vycházela po přepočtu na 50 Ohm na setiny uV. Dopočítal jsem
> se k tomu, že když dám selektivní filtr hned na vstup, neladěný
> zesilovač za ním musí mít takové zesílení, že se přebudí vlastním šumem.
> Proto jsem musel filtr rozdělit. Jenže tam byly ve filtru krystaly. U
> přijímače s LC filtrem si nemohu dovolit velké zesílení mezi feritkou a
> filtrem, právě kvůli nebezpečí nestability.
>
> Anděl
>
>